第2讲TS系列DSP内核结构.ppt

Compute Block Registers Compute Block Registers 第2讲 TS系列DSP内核结构 第2讲内容提示 2.1 概述 2.2 运算模块 2.3 IALU 2.4 TS101程序控制器 2.5 TS20x程序控制器 2.1 概述 TigerSHARC系列TS101的内核结构 计算块寄存器 ALU 程序控制器：指令对齐缓冲（IAB） ，分支目标缓冲（BTB） 三套128位总线 ADSP TS101原理框图 TS101的内核结构 ADSP TS201原理框图 TS201S与TS101S内核结构区别 时钟频率：TS201S达到600MHz，指令周期为1.67ns；而TS101S的最高内核时钟频率是300MHz，相应的指令周期为3.33ns。 内部存储器容量：TS201S为24Mbits，存储器类型为EDRAM（嵌入式DRAM）；而TS101S6Mbits，存储器类型为SRAM。TS201S的内部存储器被划分为6个存储块，每个块4Mbits；TS101S的内部存储器被划分为3个存储块，每个块2Mbits。TS201S内部有4套相互独立的128位宽度的数据总线，每条总线分别连接六个4Mbit内部存储器块（Bank）中的一个，提供4字的数据、指令及I/O访问和33.6G B/s的内部存储器带宽。而TS101S的内部只有3套128位宽度的总线。 数据总线：TS201S内部有4套相互独立的128位宽度的数据总线，每条总线分别连接六个4Mbit内部存储器块（Bank）中的一个，提供4字的数据、指令及I/O访问和33.6G B/s的内部存储器带宽。而TS101S的内部只有3套128位宽度的总线。 CLU ：TS201S内核中改进和增强了通信逻辑处理单元（CLU）功能，支持Viterbi和Turbo解码、CDMA通信中的复数相关应用等。TS201S的CLU成为运算模块中与ALU、乘法器和移位器并列的专门处理单元。 指令流水：TS201S的指令流水增加了2级，为10级指令流水。在TS101S的8级指令流水的基础上，指令预取由3级变为4级，又增加了1级指令预译码级流水，共同构成了10级指令流水。 链路口：TS201S的链路口的接口标准改为了LVDS标准电平，提高了数据传输率和可靠性，当单个链路口工作在500MHz时，数据传输率为每秒1000MB。TS101S的链路口的接口标准为LVTTL标准电平，其数据传输率低于TS201S，当单个链路口工作在125MHz时，数据传输率为每秒250MB。 2.2 处理器运算模块 2.2.1 核寄存器 计算块 –3种运算单元 核处理器 – 寄存器组 计算块 – 寄存器 存储器映射寄存器 非储存器映射的寄存器 数据类型 数据大小 操作数大小 寄存器命名 指令语法 核处理器 – 三种运算单元 计算块 – 寄存器 计算块 X Y都包含两种类型的寄存器: 存储器映射的寄存器 非储存器映射的寄存器 存储器映射寄存器 寄存器组特征: 32 个寄存器, 每个 32 位宽 硬件互锁 可以被所有的转移指令访问 访问寄存器组 – 用于正常字，长字，或者四字。 非储存器映射寄存器 非储存器映射寄存器是: 全局状态寄存器 (XSTAT/YSTAT) ALU (PRx)寄存器 乘法器 (MRx) 寄存器 移位器 (BFOTMP)寄存器 数据类型和数据字长 处理器支持的数据格式: 定点 /浮点 整数 /小数 有符号数 /无符号数 复数 处理器支持的数据字长: 8 位 – 字节 16 位 –短字 32 位 – 正常字 64 位 – 长字， 双字, 四字 操作数字长 数据字宽/操作数长度 处理器的基本单位是32位(寄存器宽度) 少于32-位的数据类型打包成一个32位进入寄存器 多个寄存器组合到一起支持大于32位的数据类型 举例: - 64 位输出(双寄存器) - 操作把数据看作4个16位的操作数 - 结果是4个16位的值。 寄存器 – 寄存器名称使用规则 通用寄存器命名约定 {X|Y|XY} [letter] [#] 或者 {X|Y|XY}[letter] [#] : [#] 单寄存器 R1 XR14 YR23 双寄存器 (两个寄存器中标号最小的标号能被2整除) R1:0 XR13:12 XYR25:24 四寄存器(四个寄存器中标号最小的标号能被4整除) R3:0 YR19:16 R31:28 操作数字长 在指令中定点数据（操作数大小）可以按照下面的方法表示： 8 位数据(字节) - 用B表示 BR1, BR1:0, BR3:0 16 位数据(短字) – 用S表