基于ise的数字秒表的设计与仿真__毕设论文.docVIP

数字秒表设计实验报告 学院（系）：专业： ? 学 号： 学生姓名： 指导教师：  目 录 摘 要 1 引言 6 1.1FPGA的开发 6 1.2VHDL语言的使用 7 1.3 ISE简介 8 1.4modelsim仿真软件的使用 8 2 数字秒表的设计 9 2.1 时间的概念 9 2.2 实验任务及要求 9 2.3 系统需求和解决方案 10 2.3.1分频器设计 12 2.3.2按键消抖电路设计 12 2.3.3控制器设计 13 2.3.4计数器设计 13 2.3.5锁存器设计 14 2.3.6扫描显示和控制电路设计 14 2.3.7模块综合 15 3 数字秒表的仿真结果 15 3.1各仿真结果 16 3.2分频器仿真 16 3.3计数器仿真 16 4实验结论 16 参考文献 附 录 17 摘 要 本次实验设计使用的软件ISE主要功能包括设计输入、综合、仿真、实现和下载，涵盖了可编程逻辑器件开发的全过程，从功能上讲，完成CPLD/FPGA的设计流程无需借助任何第三方EDA软件。而本次设计目的在于设计一个可以自动计数、清零、锁存、暂停的、显示范围为59分59秒，精确度为百