课程设计定时器设计.docVIP

信 息 工 程 学 院 课 程 设 计 报 告 设计题目: 定时器的设计 名 称: 微机原理与接口课程设计 班 级: 姓 名: 学 号: 设计时间: 12.09 至 12.22 指导教师: 评 语: 评阅成绩: 评阅教师: 一、课程设计的性质和目的 通过课程设计，进行硬件设计和程序设计的方法和技能训练，巩固在课堂上学到的有关软件程序设计和硬件电路设计的基本知识和基本方法，通过具体课题的训练，进一步熟悉汇编语言的结构和使用方法，掌握软硬结合的控制程序设计，达到能独立阅读、查阅资料、编制和调试完善特定功能的目的。 二、课程设计的要求 1、遵循硬件设计模块化。 2、要求程序设计结构化。 3、程序简明易懂，多运用输入输出提示，有出错信息及必要的注释。 4、要求程序结构合理，语句使用得当。 5、适当追求编程技巧和程序运行效率。 三、主要仪器设备及软件 PC机、MASM汇编软件、绘图软件及仿真等。 四、课程设计题目及要求 要求：采用8086系列CPU构建控制系统，采用定时器完成定时功能，延时控制LED灯的点亮与熄灭。 否 是硬件设计： 一．输入输出（8255实现） 8255A在使用前要写入一个方式控制字，选择A、B、C三个端口各自的工作方式，共有三种; 方式0 ：基本的输入输出方式，即无须联络就可以直接进行的 I/O方式。其中A、B、C口的高四位或低四位可分别设置成输入或输出。 方式1 ：选通I/O,此时接口和外围设备需联络信号进行协调，只有A口和B口可以工作在方式1，此时C口的某些线被规定为A口或B口与外围设备的联络信号，余下的线只有基本的I/O功能，即只工作在方式0. 方式2： 双向I/O方式，只有A口可以工作在这种方式，该I/O线即可输入又可输出，此时C口有5条线被规定为A口和外围设备的双向联络线，C口剩下的三条线可作为B口方式1的联络线，也可以和B口一起方式0的I/O线。 8253具有3个独立的计数通道，采用减1计数方式。在门控信号有效时，每输入1个计数脉冲，通道作1次计数操作。当计数脉冲是已知周期的时钟信号时，计数就成为定时。 一、8253内部结构 1.数据总线缓冲器 　　数据总线缓冲器与系统总线连接，8位双向，与CPU交换信息的通道。这是8253与CPU之间的数据接口，它由8位双向三态缓冲存储器构成，是CPU与8253之间交换信息的必经之路。 2.读／写控制 　　读／写控制分别连接系统的IOR#和IOW#， 由CPU控制着访问8253的内部通道。接收CPU送入的读／写控制信号，A1A0：端口选择信号，由CPU输入。8253内部有3个独立的通道和一个控制字寄存器， 它们构成8253芯片的4个端口，CPU可对3个通道进行读／写操作3对控制字寄存器进行写操作。 这4个端口地址由最低2位地址码A1A0来选择。。 3.通道选择 　　 1 CS#——片选信号，由CPU输入，低电平有效，通常由端口地址的高位地址译码形成。 　　 2 RD#、WR#——读／写控制命令，由CPU输入， 低电平有效。RD#效时，CPU读取由A1A0所选定的通道内计数器的内容。WR#有效时，CPU将计数值写入各个通道的计数器中， 或者是将方式控制字写入控制字寄存器中。。 4.计数通道0～2 　　每个计数通道内含1个16位的初值寄存器、减1计数器和1个16位的（输出）锁存器。8253内部包含3个功能完全相同的通道，每个通道内部设有一个16位计数器，可进行二进制或十进制（BCD码）计数。采用二进制计数时， 最大计数值是FFFFH， 采用BCD码计数时。 最大计数值是9999。与此计数器相对应， 每个通道内设有一个16位计数值锁存器。必要时可用来锁存计数值。 ①设置通道：向方式控制字寄存器端口写入方式选择控制字，用于确定要设置的通道及工作方式； ②计数/定时：向通道写入计数值，启动计数操作； ③读取当前的计数值：向指定通道读取当前计数器值时，8253将计数器值存入 锁存器，从锁存器向外提供当前的计数器值，计数器则继续作计数操作。 　 ④计数到：当计数器减1为0时，通过引脚OUTi向外输出“到”的脉冲信号。 8259A通过发送一个INTR Interrupt Request 信号给CPU，通知CPU有一个中断到达。CPU收到这个信号后，会暂停执行下一条指令，然后发送一个INTA Interrupt Acknowledge 信号给8259A。8259A收到这个信号之后，马上将ISR中对应此中断请求的Bit设置，同时IRR中相应的bit会被reset。比如，如果当前的中断请求是IR3的话，那么ISR中的bit-3就会被设置，IRR中IR3对应的bit就会被reset。这表示此中断请求正在被CPU处理，而不是正在等