练习4-四位BCD译码器.docVIP

1．4 4位BCD译码器的设计 4位BCD译码器可将BCD码转换成数字显示码，有4个输入引脚和7个输出引脚。4位BCD译码器可分为共阴与共阳两种，下面以设计共阳4位BCD译码器为例来说明其设计方法。 1．实验原理 共阳4位BCD译码器有4个输入端用来输入BCD码，7个输出端分别对应到七段显示器的a、b、c、d、e、f、g七段数码管。其真值表如表1—6所示。 数据线 输出 D3 D2 D1 D0 S6 S5 S4 S3 S2 S1 S0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 × 1 × 1 1 1 1 1 1 1 1 1 × × 1 1 1 1 1 1 1 表1-6 4位BCD译码器真值表 4位BCD译码器应具备的脚位： 输入端：D3、D2、D1、D0： 输出端：S6、S5、S4、S3、S2、Sl、S0。 2．原理图输入 由于原理图输入法较复杂，所以在这里不再详述。 3．文本输入 1 建立新文件：选取窗口菜单File—New，出现对话框，选Text Editor file选项，单击OK按钮，进入文本编辑画面 。 2 保存：选取窗口菜单File—save，出现对话框，键入文件名sevenBcD．vhd，单击OK按钮。 3 指定项目名称，要求与文件名相同：选取窗口菜单File—Project—Name，键入文件名sevenBCD，单击OK按钮。或也可以通过如下操作把当前设计项目设置成工程文件：选择菜单File|Project|Set Project to Current File命令，即将当前设计文件设置成Project。选择此项后可以看到标题栏显示出所设文件的路径。 （4）选择实际编程器件型号：选取窗口菜单Assign—Device，出现对话框，选择ACEXlK系列的EPlK30TCl44一3。 5 输入VHDL源程序： LIBRARY IEEE； USE IEEE．STD_LOGIC_1164．ALL； ENTITY sevenBCD IS PORT D：IN STD_LOGIC_VECTOR 3 DOWNTO 0 ； S ：OUT STD_LOGIC_VECTOR 6 DOWNTO 0 ； END sevenBCD； ARCHITECTURE a OF sevenBCD IS BEGIN PROCESS D BEGIN CASE D IS WHEN 0000 S “0000001”； 一0 WHEN 0001l S “1001111”； 一1 WHEN 0010 S “0010010”； 一2 WHEN 0011 S “0000110”； —3 WHEN 0100 S ：“1001100”； 一4 WHEN 0101 S “0100lOO”； —5 WHEN 0110 S “0100000”； —6 WHEN 0111 S “0001111”； 一7 WHEN 1000 S “0000000”； 一8 WHEN 1001 S “0000100”； 一9 WHEN OTHERS S “111111l”； END CASE； END PROCESS； END a； 6 保存并查错：选取窗口菜单File—Project—SaveCheck，即可针对电路文件进行检查。 7 修改错误：针对Massage—compiler窗口所提供的信息修改电路文件，直到没有错误为止。 8 保存并编译：选取窗口菜单File—Project—SaveCompile，即可进行编译，产生sevenBCD．sof烧写文件。 9 创建电路符号：选取窗口菜单File—Create Default Symbol，可以产生sevenBCD．sym文件，代表现在所设计的电路符号。选取File—Edit Symbol，进入Symbol Edit画面，4位BCD译码器的电路符号。 10 创建电路包含文件：选取窗口菜单File—Create Default Include File，产生用来代表现在所设计电路的sevenBCD．inc文件，供其他VHDL编译时使用。 11 时间分析：选取窗口菜单Utilities—Analyze