嵌入式处理器原及应用――Nios系统设计和C语言编程.doc

第1章 概述 嵌入式系统包括硬件和软件两部分。硬件包括处理器、存储器等软件包括系统软件嵌入式系统 嵌入式处理器嵌入式系统的核心嵌入式处理器Altera公司开发的Nios是16/32位嵌入式处理器软核。和硬核相比，软核的使用灵活方便。 Nios嵌入式处理器是可配置的通用RISC处理器，可以很容易地与用户逻辑相结合，集成到Altera FPGA器件中。Nios具有16位指令系统，用户可选择16位或32位数据宽度和可灵活配置的标准外围设备及软件库。Nios系统将处理器、存储器、输入输出接口和其他IP核灵活地集成到SOPC设计中。 1.1 嵌入式系统简介 Nios嵌入式处理器是用户可配置的通用RISC嵌入式处理器，它是一个非常灵活和强大的处理器。Nios处理器的易用和灵活已经使它成为世界上最流行的嵌入式处理器。 嵌入式设计者利用SOPC Builder系统开发工具能够很容易地创建自己的处理器系统。SOPC Builder可用于集成一个或多个可配置的带有许多标准外围设备的Nios CPU，并利用自动形成的Avalon交换结构总线将这些系统连接在一起。 可配置Nios CPU是Nios处理器系统的核心，它能够被灵活配置而适用于各种各样的应用。例如一个16位Nios CPU，在片内ROM中运行一个小程序，可以制作成一个实际的序列发生器或控制器，并且能够代替固定编码的状态机。又如一个32位Nios CPU，与外围设备、硬件加速单位和自定义指令一起，构成一个功能强大的32位嵌入式处理器系统。 Nios嵌入式处理器的独特性（例如自定义指令和并行的多控制器Avalon交换结构总线）使它不同于市场上其他的处理器软核。这些特性允许Nios用户通过用简单的而非传统的方法加速和优化自己的设计。 32位和16位Nios嵌入式处理器典型配置的比较如表1-1所示。 表1-1 Nios嵌入式处理器典型配置比较 特 性 32位Nios CPU 16位Nios CPU 数据总线宽度/bit 32 16 算术逻辑单元（）bit 32 16 内部寄存器宽度/bit 32 16 地址总线宽度/bit 32 16 指令长度/bit 16 16 逻辑单元数（LEs）（）1500 1000 fMAX① 125MHz 125MHz 注：① 其具体数值与器件结构有关。 Nios嵌入式处理器指令系统结构的设计具有以下特性： 在Altera FPGA中有效实现。 使用最少的逻辑单元。 使用最少的存储单元。 最大的时钟速度。 用SOPC Builder容易进行系统集成。 简单的存储器接口。 标准的可配置外围设备库。 在CPU、外围设备和存储器之间自动形成Avalon交换结构接口逻辑电路。 为编译嵌入式软件优化指令系统结构。 灵活的寻址方式。 大容量内部寄存器组的有效利用。 快速的中断处理。 硬件加速模块。 有效算法实现。 MSTEP指令：单步乘法单元。 MUL指令：快速整数乘法单元。 自定义指令 Nios嵌入式处理器支持Altera主流FPGA的全部系列，器件支持如表1-2所示。 表1-2 Nios嵌入式处理器器件支持 器 件 说 明 Stratix II 最高的性能，最高的密度，大量的存储资源，特性丰富的平台 Stratix GX 最高的性能结构，高速串行收发器 Cyclone 低成本，替代ASIC，适用于价格敏感的应用 APEX II 高密度，高性能，支持高速差分I/O标准 Mercury 高性能，高带宽，中密度，包括时钟数据恢复（CDR）Excalibur 高性能，处理器硬核解决方案 APEX 20K/KE/KC 高性能，中到高密度 FLEX 10K/KE 低成本，低到中密度 ACEX 1K 低成本，低到中密度 HardCopy 高密度，大批量ASIC替换器件 随着超过1万个Nios开发套件的交付使用，Nios嵌入式处理器已经成为嵌入式处理器软核的标准。3.0版本的Nios嵌入式处理器具有更高的性能，包括： 更快地存取低成本的SDRAM器件。 片内指令和数据高速缓存。 支持实时调试的JTAG调试器。 增强的Avalon交换结构总线。 Nios嵌入式处理器的系统组件、开发工具和开发平台如表1-3所示。 表1-3 Nios嵌入式处理器系统组件、开发工具和开发平台 系 统 组 件 开 发 工 具 开 发 平 台 CPU SOPC Builder 开发套件 Avalon交换结构总线 Quartus II设计软件 软件授权 外围设备 GNUPro嵌入式软件开发工具 片内调试模块 第三方工具 1.3 Nios系统组件 Nios嵌入式处理器系统包括一个或多个Nios CPU、Avalon交换结构总线和其他组件。