毕业设计开题报告(样本).docVIP

毕业设计(论文)开题报告 学生姓名： 学 号： 1404020220 所在学院： 电子与信息工程学院 专 业： 设计(论文)题目：基于CPLD器件的高速数据采集 指导教师： 2009年 2 月 28 日  开题报告填写要求 1．开题报告（含“文献综述”）作为毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下，由学生在毕业设计（论文）工作前期内完成，经指导教师签署意见及所在专业审查后生效； 2．开题报告内容必须用黑墨水笔工整书写或按教务处统一设计的电子文档标准格式（可从教务处网页上下载）打印，禁止打印在其它纸上后剪贴，完成后应及时交给指导教师签署意见； 3．“文献综述”应按论文的格式成文，并直接书写（或打印）在本开题报告第一栏目内，学生写文献综述的参考文献应不少于15篇（不包括辞典、手册）； 4．有关年月日等日期的填写，应当按照国标GB/T 7408—94《数据元和交换格式、信息交换、日期和时间表示法》规定的要求，一律用阿拉伯数字书写。如“2004年4月26日”或“2004-04-26”。  毕 业 设 计（论 文）开 题 报 告 1．结合毕业设计（论文）课题情况，根据所查阅的文献资料，每人撰写 2000字左右的文献综述： 文 献 综 述 随着计算机的广泛应用和电子技术的高速发展，数字系统已经被广泛应用于各个领域。和模拟系统相比，数字系统有精度高、稳定性好等优点，但数字系统只能处理离散的数字信号。因此需要将外部的模拟信号转换为数字信号才能被数字系统处理。数据采集是将外部模拟信号转换为数字信号再送入存储器或相关器件，并进一步予以处理的过程。实现数据采集的系统即称为数据采集系统。在几乎所有的数字信息系统中数据采集系统都是其核心部分之一。 1、数据采集系统的知识介绍 一个数据采集系统的基本硬件组成如下： (1)模拟信号输入部分 (2)模拟信号放大 (3)采样保持及A/D转换单元 (4)数据缓冲和接口电路 (5)定时与控制逻辑 随着通信、电子和工业控制领域中数字信息处理技术的发展，对信号采样及精度提出了越来越高的要求。因此为了满足不同领域对数据处理的要求，高速数据采集系统已经成为应用趋势。 与一般数据采集系统相比，高速数据采集系统的结构必须满足模拟信号频率、数据存储量及数字信号处理速度等多项要求。采样频率则往往成为单片机数据采集系统难以突破的瓶颈。构建高速数据采集系统的一个重要方面是实现与同步数据处理相联系的高速数据吞吐。从目前应用情况看，常见的高速传输接口包括: DMA高速传输方式、FIFO(先进先出)高速传输方式、双端口SRAM高速传输方式。DMA传输方式即直接存储器存储模式提高据传输速率A／D转换器的启动、读取数据并存入到存储器等的整个过程，但单片机的工作频率有限使整个系统的 数据采集速度不快。高速数据采集系统中，一般采用DMA方式，由于单片机本身并不支持DMA接口方式，必须外加DMA控制器和总线控制电路，从而提高了硬件电路的复杂性，降低了系统的灵活性和可靠性。 2、CPLD的简介 CPLD是将多个可编程阵列逻辑(PAL)器件集成到一个芯片，具有类似PAL的结构。一般情况下，CPLD器件中至少包含三种结构：可编程逻辑功能块、可编程I/O单元、可编程内部连线。可编程逻辑功能块中包含有积项、宏单元等。部分CPLD还集成了RAM, FIFO或双口RAM等存储器。可编程逻辑功能块完成用户指定的逻辑功能，各个不同的可编程逻辑功能块经可编程内部连线连接后形成用户逻辑功能网络，完成系统逻辑功能。大容量和多I/O引脚的特点更加扩大了其使用范围，它可以代替几十甚至上百块通用IC芯片，具有编程灵活和实现方案容易改动等特点。设计有错误时只要在CPLD软件设计中进行修改就可以改正，这样有利于使用者将更大规模的电路实现在一块芯片中，给系统集成带来了方便。 3、CPLD实现高速数据采集系统 因此，可以利用CPLD器件设计一个简易的DMA接口和总线切换电路，并采用高速A／D转换芯片和高速线性放大器，组成以单片机为核心的高速数据采集系统。把数据采集电路中的数据缓存、地址发生器、控制译码等电路全部集成进一片CPLD芯片中，大大减小了系统的体积，降低了成本，提高了可靠性。同时，CPLD可由软件实现逻辑重构，而且可实现在系统编程（ISP）以及有众多功能强大的EDA软件的支持，使得系统具有升级容易、开发周期短等优点。ra FPGA/CPLD设计高级篇[M]. 北京