IC制造公司探产业合作新路 特殊工艺为低功耗产品背书.pptVIP

IC制造公司探寻产业合作新路 特殊工艺为低功耗产品背书 半导体企业应该发挥技术和生产规模的优势，用协作促进创新，共同应对半导体技术升级带来的挑战。同时，芯片制造企业应采用新材料、新器件结构和特殊的低漏电工艺降低器件功耗。 “摩尔定律”指引着IC(集成电路)产业技术发展的方向，根据英特尔的“钟摆战略”(每两年更新一次工艺，每两年更新一次架构)，32纳米芯片将于2009年面市。与此同时，由于技术更新要求企业必须对研发增加巨额投入，半导体产业的“吞金兽”本性暴露无遗，“摩尔定律”也成了检验企业实力的试金石。 IC企业强化纵向协作 在今年的IC制造年会上，东电电子(上海)有限公司总裁陈捷向与会的业内人士介绍，随着技术向高端推进，在IC业界处于第一集团的领跑公司越来越少，在2007年，业内还有10家大公司能跟上“摩尔定律”的脚步，而到2008年，能跟上这一步伐的公司只剩下6家。 在先后于京沪两地举办的台积电2008年度技术研讨会上，台积电全球业务及行销副总裁陈俊圣表示，从增长率来看，最近几年半导体产业的增速有所放缓，但是用于创新的投入却保持较高的增长率。据他透露，对于新工艺的研发费用，如果把0.25微米节点记为1的话，那么在65纳米节点为10，在32纳米节点则为13；此外，建设一条月产能为3万片晶圆的12英寸65纳米生产线所需的投入是30亿美元，而建设同等规模的12英寸32纳米生产线所需的投入则高达50亿美元。可见，半导体业内企业应该发挥各自的技术和生产规模的优势，用协作促进创新，共同应对半导体技术升级带来的挑战。 当技术节点进入90纳米之后，DFM(可制造性设计)变得必不可少，这使得IC设计公司与晶圆代工厂必须更加密切地协作。中芯国际SoC(片上系统)研发中心吴汉明博士在接受《中国电子报》记者采访时表示：“DFM既与工艺紧密相关，也与设计密不可分，工艺上的统计涨落在特征尺寸缩小时变得更加重要，这导致设计公司在早期的设计中必须考虑这种统计涨落对产品的良率和可靠性的影响。因此，工艺参数的偏差和设计中特征尺寸的余量都需要设计公司与集成电路制造公司越来越紧密地合作。” 今年4月，台积电正式宣布推出“开放创新平台”(OIP)，融合了公司的工艺技术、IP(半导体知识产权)、生产制造数据库以及与之兼容的第三方IP、设计工具套件等，向IC设计公司提供垂直整合技术，协助其客户大幅缩短IC生产流程，降低整体IC研发成本。OIP的推出是晶圆代工领先企业为应对半导体产业向消费电子时代转型而采取的革新之举，还需要在未来更长的一段时间内由市场对其实际成效作出判断，但该举措本身对促进半导体产业链各个环节的协作无疑是具有积极作用。 由于IC设计复杂度越来越高，设计人员往往难以把握其设计电路的实际状况，因而在设计过程中设定“最差条件”，预留“安全空间”，以保证满足产品规格的需要。正是这种无奈之下的“最坏打算”形成了“过度设计”，造成了资源的浪费。 为了尽可能地避免资源的浪费，进一步提升台积电与先进制程相关的设计及制造环节的精确度，台积电制定了的AAA(主动精准保证)机制。该机制以芯片设计支持服务为导向，涵盖了IC产业生态环境中从芯片设计到制造的所有环节；此外，随着工艺技术的演进，该机制将更新其精确度标准。借助AAA机制，IC设计公司不但可以减少“过度设计”，而且能够大幅提升芯片设计一次性成功的概率，并且缩短从试投片到量产之间的时间。 低功耗是业界关注焦点 更小的线宽是半导体行业努力的方向，器件线宽越小，芯片的功耗就越小；另外，这也可以减少芯片的面积，从而降低芯片制造的成本。然而，在集成电路制造中采用二氧化硅作为CMOS(互补金属氧化物半导体)器件的栅极绝缘材料，按等比缩小尺寸规律，随着器件线宽的缩小，栅绝缘层的厚度也随之减薄，漏电流急剧上升，从而导致器件的静态功耗不断攀升。2008年10月27日，在中芯国际北京技术研讨会上，中芯国际设计咨询及服务部的丁鸿钧先生表示，在0.13微米工艺节点，器件的静态功耗占总功耗的比例不到1/3，而在65纳米工艺节点，静态功耗占总功耗的比例可能远远超过这个值。 在半导体业界，无论是IC设计公司和EDA(电子设计自动化)工具供应商，还是芯片制造企业和IP供应商，都在致力于技术创新以降低器件功耗。对于芯片制造企业而言，采用新材料、新的器件结构和特殊的低漏电工艺是降低器件功耗的主要途径。用高K(介电常数)介质取代二氧化硅作为栅极绝缘层，用金属材料取代多晶硅作为栅电极就是从新材料着手的典型案例。 据计算，采取“高K+金属栅”的方式可以把漏电流降低为原来的1/100。而SOI(绝缘层上硅)技术的应用则从材料和器件结构两个方面入手保证了低功耗的实现，可将器件的动态功耗降低20%。低漏电工艺同样也是降低器件漏电功耗的重要