第三章 存储系.pptVIP

返回 解: （1）根据给定条件，选用 EPROM：8K×8位芯片1片。 SRAM：8K×8位芯片3片，2K×8位芯片1片。 （2）主存地址空间分布如图所示。　　　　 第三章 存储系统 解: （3）片选逻辑设计： 3∶8译码器仅用Y0，Y1，Y2，Y3和Y7输出端，且对最后的2K×8位芯片还需加门电路译码。主存储器的组成与CPU连接逻辑图如图所示。 第三章 存储系统 A11 A12 A0 A10 §3.4 高速存储器 加速CPU和存储器之间有效传输的特殊措施: 第三章 存储系统 §3.4 高速存储器 §3.4.1 双端口存储器 1、双端口存储器的逻辑结构 双端口存储器具有两个彼此独立的读/写口；每 个读/写口都有一套独立的地址寄存器和译码电路， 可以并行地独立工作。（如下图所示） 第三章 存储系统 图 3.16 双端口存储器工作原理 第三章 存储系统 2、双端口存储器的读/写控制逻辑 无冲突读/写控制：当两个媏口地址不同时，遵循无冲 突读/写控制逻辑（P99，表3.5); 有冲突读/写控制：当两个媏口地址相同时，遵循有 冲突读/写控制逻辑（P99，表3.6