原创力文档嵌入式通信-FPGA集成开发环境搭建
Synplify综合技术入门 查看电路图 观测关键路径 Synplify综合技术入门 Synplify Pro选项使用（非常重要） 右键属性 设置目标时钟频率 (可以设置实际的110%) 设置综合技术选项 Synplify综合技术入门 重新综合 查看Synplify中的结果 只有Worst Slack为正值才能实现FPGA的功能设计 如果Worst Slack为负值，需要查看关键路径，找出组合逻辑的问题，修改设计 集成开发环境使用的常见问题 1 修改了设计，但调用ModelSim仿真结果不变 源文件未保存 2 仿真没有任何输出波形的变化 时钟和复位信号生成不正确 3 提示仿真库不存在 ModelSim SE的手工编译库配置错误 4 综合成功后，不出现“对号” 系统时间有问题 4 上述步骤完成就可以到FPGA验证？ 只完成功能仿真和综合，距离实现还有一段距离，不要急于板级调试 作业 设计一个32位流水线加法器，使用双重分组跳跃进位链，要求 给出源代码和测试文件 仿真波形图 综合电路图 在特定芯片下的综合报告性能分析 撰写设计和测试文档（流水线设计） ISE工程开发基础 创建工程资源文件，可稍后创建新文件 ISE项目开发基础 添加工程资源文件，可稍后添加已有文件 ISE项目开发基础 工程基本信息 ISE项目开发基础 可随时修改工程配置 ISE项目开发基础 顶层原理图设计 Pr
文档评论（0）