6+FPGA器件和EDA技术汇总.pptVIP

* * 4.4 电路仿真 15.添加信号结点。点击 OK 确定，波形文件如下。 4.4 电路仿真 16.添加输入信号。将data_in【0】设为方波。右击data_in【0】信号，选择 value-clock..，。 4.4 电路仿真 16.添加输入信号。将data_in【0】设为方波。在弹出的clock 设定对话框中，把周期调整为10ns。 17.添加输入信号。将 data_in【1】和data_in【2】按相同的步骤设为方波，周期分别改为 20ns，40ns。 4.4 电路仿真 完成后波形如下所示。 4.4 电路仿真 18.保存波形文件 Q_DECODE_38.vwf。 电路仿真属于设计校验，包括功能仿真（前仿真）和时序仿真（后仿真），时序仿真的结果比较接近实际器件仿真的结果。 4.4 电路仿真 检查仿真结果是否正确，并观察电路的时序及延时情况 。 4.4 电路仿真 19.波形文件生成后， 直接点击仿真按钮会提示错误， 这是因为没有先产生功能仿真网表。 20.要生成功能仿真网表，首先设置仿真模式。点击菜单项 Assignment-Settings，选 中 Simulator Settings 选项卡，出现下图所示对话框。在 Simulation mode 中选择 Functional，Simulation input 选择刚才建立的波形文件，完成后点击 OK。 4.4 电路仿真 仿真模式设置对话框。 4.4 电路仿真 点击菜单项Processing-Generate Functional Simulation Netlist，产生功能仿真网表。 4.4 电路仿真 21.点击菜单项Processing-Start Simulation 启动功能仿真。 完成后结果显示如下。 首先要定义引脚功能（将电路的输入、输出端口与芯片脚对应），即指定引脚号与功能端口的对应关系。 再将设计好的电路下载到芯片中，使芯片行使设计的功能。 然后设计外围电路，并按功能脚定义连接电路，实现的完整功能。 Cyclone IIII 3C16 FPGA 4.5 器件的编程下载 DE0开发板系统框图 引脚与功能的对应关系本可灵活分配，但为简化外围电路的设计工作，该实验系统已经实现了部分外围电路，并固定连接了部分引脚。因此，在引脚功能分配时要参考电路板已有资源和连接关系。 Altera Cyclone(R) III 3C16 FPGA 器件 Altera 系列配置– EPCS4 板上USB Blaster 用于编程 ，支持JTAG 模式和 AS 模式 8 MB SDRAM 4 MB 闪存 SD 卡槽 3个按钮开关 10个拨动开关 10个绿色 LED 50-MHz 振荡器时钟源 VGA DAC (4-bit 电阻网络) 带有VGA 输出接口 RS-232 接收器 PS/2 鼠标/键盘接口 两个40-pin 扩展口 DE0开发板系统框图 可用资源使用方法——引脚分配（锁定） 3个按钮开关。分别为BUTTON0, BUTTON1和 BUTTON2，均直接连接至 Cyclone III FPGA芯片。 每个按钮开关没有被按下时，会输出高电平（3.3 V）；被按下则会输出低电平（0 V）。 10 个拨动开关。这些拨动开关均没有去抖动电路。每个拨动开关均直接连接至Cyclone III FPGA芯片上的一个特定引脚。当拨动开关置于DOWN档 （接近板子的边缘）时，它会提供一个低电平 （0 V） 的输入至PGA，当其置于 UP 档时，将会提供一个高电平（3.3 V）的输入。 10个可控制LED灯。每一个LED灯均是由Cyclone III FPGA芯片上的特定引脚直接驱动的；将其相对应的引脚置于高电平可点亮 LED 灯，置于低电平则将熄灭LED灯。 可用资源使用方法——引脚分配（锁定） 4个七段数码管。分为2 组，每组2个，用于显示不同大小的数字。七段数码管已连接至 Cyclone III FPGA芯片的相应引脚。FPGA输出低电压的时候，对应的字码段点亮，反之则熄灭。 4.5 器件的编程下载 22.为DE0运行3-8译码器配置引脚。点击菜单项 Assignments-Pins。 4.5 器件的编程下载 23. Pins 菜单项执行之后，会出现一个引脚配置窗口。只用该窗口 的下部的列表进行具体信号的引脚指定。 4.5 器件的编程下载 为了将逻辑分配到 FPGA 外围引脚上，必须根据所用的 FPGA 型号配置输出引脚。根据所提供的DE0 用户指导手册，将3-8 译码器的输入与输出分别配置到 DE0 开发板的3个选择开关（SW2，SW1，SW0）以及 8 个 LED（LEDR7-LE