Allegro网络表的导入以及回编到Capture中的一些注意事项.docVIP

Allegro中网络表的导入以及回编到Capture中的一些注意事项 前言： 网络表（Netlist）是沟通电路原理图和Layout实际板子的桥梁。 网络表包含的内容有零件Pin的连接线关系以及零件的包装等基本信息，Cadence提供的Capture到Allegro新的网络表的转发除了可以把一基本信息带到PCB Layout中，还可以把一些layout时用到的设定、约束通过网络表带到Allegro中，使工程师在设计电路时就可以大致了解PCB板子上的布线情况，从而也节省了Layout工程师的时间，提高了工作效率！例如：电子工程师可以在原理图中把一些Power线设定好最小线宽，这样用新转法时就可以直接把设定带入Allegro，可以防止Layout工程师疏忽忘了设定走线没有达到要求。 相反把PCB上的信息反馈到原理图中，这过程一般称为回编（Backannotation），以保证实物PCB与原理图同步。例如：Layout工程师会对PCB上的零件作swap，rename等动作，为了保持PCB与原理图的统一必须把PCB中更改的内容回编到原理图中。 用Capture设计的原理图转入Allegro中有两种方式： 第一种，第三方软件导入netlist的方式 第二种，针对Cadence产品的直接导入方式，也称为新转法 下面内容将会对这两种方式的特定和操作做相应介绍。 第一种，第三方软件导入netlist的方式 优点：在Capture中定义可以相对简单， 缺点：导入网络表和回编原理图都相对复杂，导入时需要Device file，回编时需要提供.swp file 主要特点： 这种方式是Capture 9.2以前的版本产生网络表导入Allegro的唯一方法，就是通过Capture Create Netlist的Other方式，格式选Allegro.dll就可以了，现在很多公司还常使用这种方式。注意，在9.2以后的Capture中已经取消了这种转法，不过用户可以在9.2以前的版本中将allegro.dll复制到9.2以后的版本，放置路径预设C：\Cadence\PSD14.1\Capture\Netforms ，就可以使用这种转法了。 这种方式的主要优点：在Capture中原理图的整理相对简单，主要缺点：导入网络表和回编原理图都相对复杂，导入时需要Device file，回编时需要手动提供.swp file 产生和导入网络表操作步骤： 在Capture中Create netlist 选择Other方式出现下图窗体： 注意：{PCB Footprint}前面需要加“ ! ”，加叹号的作用是防止导入Allegro中产生错位 因为PCB Footprint名和Device一般相同，这里的{PCB Footprint} 产生网络表时对应的是Device项 Import netlist preparing 因为Device中包含可以Footprint信息，所以网络表种PACKAGE部分只需包含Device和Reference就可以其它都可以省略。 产生Device的几种方式： 1.手动编写 2.9.2版的Capture有种转发直接产生 3.通过Skill产生 3.Import netlist 在Allegro中选择Import Logic选择Other出现下面窗体，选择Netlist的路径注意：要把Device文件放在当前工作路径或Env中预先定义好的Device路径中 ?只做语法检查 ?取代现有的Logic ?追加device file 到netin.log ?当netin时零件有改变就把相 应net走线删除 ?忽略Fixed设定 然后点击Import Logic就完成导入网络表了 从Capture回编到Allegro 中（Backannotation） 目的：保持PCB与原理图同步 主要回编内容： 1.Rename后的reference 2.Pin、Gate做了swap 可以从Capture着手，Capture在执行Back annotate时选择Layout，出现下面窗体： 回编需要的只有一个*.Swp文件 把Allegro中更改的Reference以及做过swap的内容编辑到这*.Swp就可以了，具体这文件的格式可以参考下面内容： SWAP文件的格式： 普通文本文件格式，可以包含下面内容： 其中斜体部分就是swap的内容 1。CHANGEREF （改变零件Reference） Examples： CHANGEREF U1 U2 ; Change part reference U1 to U2 CHANGEREF U1A U1B ; Change part reference U1A to U1B U1C U2B ; Change