第17章存储器与可编程逻辑器件.doc

　第14章 存储器与可编程逻辑器件 本章要求：了解有关半导体存储器的基本概念、类型及用途；掌握用ROM实现组合逻辑函数的方法，了解可编程逻辑器件的发展动向，了解在系统可编程逻辑器件IspPLD的运用。 本章：半导体存储器的应用十分广泛，只读存储器作为计算机的主存储器用来长期存储操作系统的一些程序和数据，随机存储器作为CPU的缓存，用来暂时存储计算机当前用到的指令和数据。存储器不仅在计算机中是不可缺少的器件，而且在其它电子系统中的应用也很多，例如，来电显示电话、复读机、CD机和大量的音视频产品也要用到存储器。可编程逻辑器件是新一代的数字逻辑器件，特别是系统可编程逻辑器件IspPLD得到了广泛的运用。 本章学时：学时 教学方法：利用0.5个课时讲述有关半导体存储器基本概念、类型，利用0.5个课时讲述用ROM实现组合逻辑函数的方法利用，0.5个课时介绍可编程逻辑器件的基本概念、类型及用途。通过1.5课时EDA仿真，让学生了解在系统可编程逻辑器件IspPLD。 教学手段　以传统教学手段与电子课件相结合的手段，让学生在有限的时间内掌握更多的相关知识。 14.1 概述 教学手段　以传统教学手段与电子课件相结合的手段，让学生在有限的时间内掌握更多的相关知识。 半导体存储器是一种能存储大量信息的器件，它是由许多存储单元组成的。每个存储单元都有唯一的地址代码加以区分，而且能存储一位二进制信息。 14.1.1 技术指标 存储容量：字数×位数，目前动态存储器的容量已经达到109位/片。 存取周期：连续两次读（写）操作间隔的最短时间，目前高速随机存储器：10ns左右。 14.1.2 分类 随机存储器（Random Access Memory） SROM，（静态）DROM，（动态） 只读存储器（Read Only Memory） MROM、PROM、EPROM 、E2ROM、Flash Memory，（闪速存储器） 14.2 只读存储器 教学方法：通过EDA仿真，让学生了解在系统可编程逻辑器件IspPLD。 教学手段　以传统教学手段与电子课件相结合的手段，让学生在有限的时间内掌握更多的相关知识。 14.2.1 只读存储器的组成（图14-1所示） 图14-1 ROM的电路结构框图 地址译码器：将输入的地址代码译成相应的控制信号，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到输出缓冲器。 输出缓冲器：一是提高存储器的带负载能力，二是实现对输出状态的三态控制，以便与系统的总线连接。 存储矩阵是由存储单元组成，PROM、EPROM、E2ROM和FLASH存储器都具有地址译码器、输出缓冲器和存储矩阵，它们之间的区别就是存储单元不同以及擦除、写入和读出方法不同。 14.2.2 只读存储器内部结构 1. ROM的结构 图14-2是一个具有2位地址输入码和4位数据输出的ROM电路。 地址译码器由二极管与门组成，2位地址代码A1A0给出4个不同的地址。地址译码器将这4个地址代码分别译成W0～W3这四根线上的高电平信号。 存储矩阵-由二极管或门组成，当在W0～W3的某根线上给出高电平信号时，都会在D3～D0这4根线上输出一个4位二值代码。 通常将每个输出代码称为一个“字”，并把W0～W3叫做字线，把D3～D0叫做位线（或数据线）。 表14 -1 只读存储器存储的数据 输入地址 数 据 0 0 1 1 0 1 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1 1 1 0 在读出数据时，只要输入指定的地址码，则指定地址内各存储单元所存的数据便会出现在输出数据线上。例如A1A0=00时，W0=1，而其它字线均为低电平，可在数据输出端得到D3D2D1D0=1101。全部4个地址存储的数据列于表14-1中。 由此可知，字线和位线的每个交叉点都是一个存储单元。交叉点处有二极管时相当于存1，没有二极管时相当于存0。ROM电路的与-或矩阵除用二极管外，还可用三极管和MOS管构成。 ROM阵列逻辑图如图14-3。 图14-2 二极管ROM的电路结构图 图14-3 4×4 ROM 结构图 2. 应用ROM实现组合逻辑函数 由图14-2可见，译码器的输出包含了全部输入变量的最小项，而每一位数据的输出又都是这些最小项之和。这表明ROM可实现组合逻辑网络的功能，在它的输出端可以得到n个输入变量的全部最小项之和。由于或门的输入信号是可编程的，所以在ROM的任一个输出端都可以实现n变量的逻辑函数，下面举例说明。 例14-1 试用ROM 设计实现下列逻辑函数的功能。 解：由条件可知，输入地址