章节内容归纳及题精选.docVIP

第1章 计算机系统概论(4学时) 本章的内容重点旨在搞清楚计算机的系统层次结构，包括计算机硬件的基本组成(五大部件的构成)、计算机软件的分类，以及计算机的基本工作过程。还需要了解计算机性能评价指标和相关参数Instruction Per Second,每秒执行的百万条指令数)、CPI(Cycle Per Instruction,每执行一条指令所需的时钟周期数)或FLOPS(Floating Point Operation Per Second,每秒浮点运算次数)来衡量运算速度。 例题1.4 什么是机器字长？指令字长、存储字长？ 【解】机器字长指CPU一次能处理数据的位数，通常与CPU的内部寄存器位数有关。指令字长是指机器指令中二进制代码的总位数。存储字长是指存储单元中存放二进制信息的总位数。三者可以相等也可以不等，视不同机器而定。 第3章 系统总线(6学时) 总线就是一组进行互连和传输信息(指令、数据和地址)的信号线，要掌握总线的基本概念，总线的分类，以及总线的组成和性能指标(例如，各类总线的宽度会影响哪些部件的性能等)。总线操作(同步方式和异步方式)总线仲裁方法(包括集中仲裁方式和分布仲裁方式)。总线的标准(正式标准和工业标准)有所了解，总线标准主要规定总线的机械结构规范、功能结构规范和电气规范。 第6章 计算机的运算方法 本章重点掌握的内容如下： （1）掌握十进制二进制、八进制、十六进制数据表示及其相互转换的方法真值(实际的数值)和机器数(计算机中表示的数值)之间的关系，特别是负数的各种表示原码、反码、补码等，要搞清楚它们之间的关联与区别。 在计算机中对数据进行计算，分为定点表示和浮点表示。在定点数的表示和运算方面，要掌握定点数的表示(无符号数的表示，有符号数的表示)和定点数的运算，包括定点数的位移运算、补码定点数的加/减运算、溢出概念和判别方法。在浮点数的表示和运算方面，要掌握浮点数的表示(浮点数的表示范围和IEEE754标准)和浮点数的加/减运算。 要掌握串行加法器和并行加法器、算术逻辑单元ALU的功能和结构。 IEEE754标准 IEEE754单精度浮点数由3部分组成：符号(sign)、阶码(exponent)和尾数(fraction)。格式为32位： 其中s为1位符号位，0为正，1为负；e为8位阶码，用移码表示，移码值为127；f为23位尾数，小数点前面的“1”隐藏掉了。 规格化(normalized)的数值可以表示为：V=(-1)s ′2e-127 ′1.f IEEE754双精度(single-precision)浮点数格式 IEEE754双精度浮点数也由3部分组成：1位符号位s、11位阶码e和52位尾数f。移码值为1023。 格式为64位： （2）定点运算 移位运算 包括算术移位和逻辑移位。算术移位时，最高符号位不变；逻辑移位时，最高位可变。 当真值为正数，三种机器数算术左移时，最高数值位丢“1”，结果溢出； 算术右移时，最低数值位丢“1”，影响精度。 当真值为负数： 原码算术左移时，最高数值位丢“1”，结果溢出，算术右移时，最低数值位 丢“1”，影响精度。 补码算术左移时，最高数值位丢“0”，结果溢出，算术右移时，最低数值位 丢“1”，影响精度。 反码算术左移时，最高数值位丢“0”，结果溢出，算术右移时，最低数值位 丢“0”，影响精度。 逻辑左移时，低位补“0”，高位移丢；逻辑右移时，高位补“0”，地位移丢。 加法与减法运算 补码加减运算规则 加法： 整数[A]补+[B] 补=[A+B] 补 (mod 2n+1) n为整数的位数 小数[A]补+[B] 补=[A+B] 补 (mod 2) 减法： 整数[A]补+[-B] 补=[A-B] 补 (mod 2n+1) n为整数的位数 小数[A]补+[-B] 补=[A-B] 补 (mod 2) 可见，计算机中补码加减运算一律用加法器实现。对于减法，只需将减数(已是补码)包括符号位在内“每位取反”，然后直接送入加法器，并使加法器的进位输入端有效即可。 溢出判断 定点加减运算出现溢出时，运算结果是错误的。有三种方法判断溢出。 采用一位符号位判断溢出：两个操作数的符号相同，结果符号与操作数 的符号不同，则结果溢出。 采用双符号位判断溢出：运算结果的两位符号位相同，表示没有溢出； 运算结果的两位符号位不同，表示溢出，此时的最高符号位代表真正的符号。 采用一位符号位，并结合数值位的进位判断溢出：如果符号位的进位与 最高数值位的进位不同则表示结果溢出。 补码定点加减运算硬件配置 补码加减运算硬件配置如下图所示： 图中GA为加法标记,GB为减法标记,V为溢出标记，寄存器