原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
复旦大学数字集成电路设计09年期中考试
复旦大学信息科学与工程学院
《数字集成电路设计原理》期中考试试卷
共4页
课程代码：372.124.1.01 考试形式：□开卷 √闭卷 2009年11月10日
（本试卷答卷时间为90分钟，答案必须写在试卷上，做在草稿纸上无效）
专业 学号 姓名 成绩 题号 一 二 三 四 五 得分 （25’）用静态CMOS逻辑实现，并实现版图
设计电路原理图，以单位倒相器尺寸（PMOS为2，NMOS为1）为基础，在原理图上标出所有MOS管的尺寸。（提示：在设计电路图时以同时考虑版图实现为宜）
在如下棒图（N阱等层次已略去）基础上画出原理图1的版图实现（输入信号A、B、C直接标在Poly上即可。不需画衬底的接地）
考虑MOS管的排序，你设计的电路原理图中到输出延时最快的输入端是哪个？最慢的呢？
（15’）
写出NMOS器件的长沟道ID-VDS,VGS关系公式
在左图画出上述公式对应的ID~VDS,VGS曲线
考虑速度饱和，在右图画出发生速度饱和情况下相应的ID~VDS,VGS曲线，注意保持左右两图间ID、VDS轴比例以及VGS曲线族步长的一致性
（15’）根据长沟道scaling-down规则将下表填写完整
参数 关系 全比例缩小 W, L, tox
（25’）考虑下图电路，1、2、3三种倒相器的输入电容分别为Cg1、Cg2、Cg3，倒相器1扇出4个倒相器2，倒相器2扇出4个倒相器3。假定所有倒相器的本征电容与输入电容相等，倒相器1空载时的本征延时为T1。
写出节点In到Out的延时
如CL为Cg1的64倍，求Cg2和Cg3相对于Cg1的尺寸放大倍数，以使节点In到Out的延时最小
这时的最小延时值
（20’）根据右图电路
写出其实现的逻辑功能
简述其工作原理
说明倒相器以及Mkp管在该电路中所起的作用
第 6 页
第 4 页
文档评论（0）