实验1EDA工具的使用-.docVIP

实验1 EDA工具的使用 一、实验目的 通过使用Verilog HDL语言创建一个简单的数字电路来了解Xilinx Vivado软件的使用方法，掌握其设计流程。一个典型的设计流程包括（如图1所示）：模型创建、添加用户约束文件、创建一个Vivado工程、输入所创建的电路模型、对用户约束文件添加约束、行为仿真、设计综合、设计实现、生成下载文件，最后是将下载文件下载到硬件平台上进行实际验证。 图1 设计流程图 二、实验内容 创建一个Vivad工程，对设计源文件进行分析； 使用XSim仿真器对设计进行仿真； 设计综合； 设计实现； 进行时序仿真； 生成下载文件。 三、实验步骤 使用现成的设计文件针对XC7A100TCSG324C-1器件完成整个设计流程。电路如图2所示，部分输入通过逻辑处理后送到输出。具体操作步骤如下： 图2 整个电路图 3.1 用IDE创建一个Vivado工程 Open Vivado by selecting Start All Programs Xilinx Design Tools Vivado 2014.2 Vivado 2014.2 Click Create New Project to start the wizard. You will see Create A New Vivado Project dialog box. Click Ne