存储系统n.ppt

访存的局部性原理 局部性原理表现在：时间上和空间上 在一小段时间内，最近被访问过的存储单元很可能再次被访问。 在空间上，被访问的存储单元往往集中在一小片连续存储区。 因此：可以把程序和数据合理地分配在不同存储介质中。 主存储器是整个存储系统的核心，由RAM和ROM构成, 并且是二者缺一不可。 RAM用来存放供用户随机读写的用户程序和数据，也可以作为系统程序的工作区，ROM用来存放系统程序。 本节从最基本的存储电路开始，分别介绍RAM和ROM的不同类型存储电路、工作原理、和各自所具有的特点,以及相应存储芯片的外特性。 刷新的概念： 刷新过程的实质是将原有信息读出，再由刷新放大器形成原信 息并重新写入的过程。刷新一次的时间等于一次读写操作的时间。 注意： 刷新和重写（再生）是两个完全不同的概念，切不可加以混淆。 ① 重写是随机的，某个存储单元只有在破坏性读出之后才需要 重写； 而刷新是定时的，即使许多记忆单元长期未被访问，若不 及时补充电荷的话，信息也会丢失。 ② 重写一般是按存储单元进行的，而刷新通常以存储体矩阵中的 一行为单位进行的。刷新是由刷新计数器提供行地址。 ① 存储体 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 存储矩阵 字结构:同一芯片存放 一个字的多位，如8位。 优点是:选中某个单元, 其包含的各位信息可从同一 芯片读出,缺点是芯片外引 线较多,成本高.适合容量小 的静态RAM. 位结构:同一芯片存放多个字的同一位. 优点是芯片的外引线少,缺点是需要多个芯片组和 工作.适合动态RAM 和大容量静态RAM 2、地址译码器 功能:接收系统总线传来的地址信号,产生地址译码信号后,选中存储矩阵中的某个或几个基本存储单元. 从结构类型上分类:单译码,双译码 单译码方式适合小容量的存储器 例如：地址线12根 对应4096个状态，需要4096根译码线 双译码方式适合大容量存储器(也称为矩阵译码器） 分X、Y两个方向的译码 例如：地址线12根 X、Y方向各6根，64*64=4096个状态，128根译码线 ③ 片选和读写控制逻辑 片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线 SRAM芯片2114 存储容量为1024×4 18个引脚： 10根地址线A9～A0 4根数据线I/O4～I/O1 片选CS* 读写WE* Intel 6116 6116芯片内部的存储体是一个由128×128＝ 16384个静态存储电路组成的存储矩阵。 A0～A10 11根地址线供对其进行行、列地址译码，以便对211＝ 2048个存储单元进行选址。6116有8根数据输入/输出线I/O0～I/O7 ，每条列选择线控制8位。 6116芯片引脚图 图6.5 6116芯片内部功能框图 SRAM芯片6264 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CS1*、CS2 读写WE*、OE* DRAM 2118的读周期 存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号 读写信号WE*读有效 数据从DOUT引脚输出 DRAM 2118的写周期 存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址 读写信号WE*写有效 数据从DIN引脚进入存储单元 DRAM 2118的刷新 采用“仅行地址有效”方法刷新 行地址选通RAS*有效，传送行地址 列地址选通CAS*无效，没有列地址 芯片内部实现一行存储单元的刷新 没有数据从输入输出 存储系统中所有芯片同时进行刷新 DRAM必须每隔固定时间就刷新 DRAM芯片2164 存储容量为64K×1 16个引脚： 8根地址线A7～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE* EPROM芯片2716 存储容量为2K×8 24个引脚： 11根地址线A10～A0 8根数据线DO7～DO0 片选/编程CE*/PGM 读写OE* 编程电压VPP EPROM芯片2764 存储容量为8K×8 28个引脚： 13根地址线A