数字电子技术_06异步时序逻辑电路解剖.ppt

　　对于某些流程表，尽管相邻图上状态的最大相邻状态数L不大于状态分配的最小代码位数m，但状态之间的相邻关系形成由奇数个状态构成的闭环，因而无法直接实现状态的相邻分配。解决这类问题的一种常用的方法是通过增加过渡状态，实现相邻分配，得到一个无竞争的二进制流程表。 2. 增加过渡状态，实现相邻分配 　　例　对如下流程表进行状态编码，得到二进制流程表。 　　解　根据给定流程表可作出状态相邻图如右下图所示。 　　尽管相邻图上每个状态只有两个相邻状态，但由于3个状 态之间的相邻关系构成一个闭环，所以，用两位代码无法满足 其相邻关系。 A B C A B C D 　　如果在状态A和C之间增加过渡状态D，将A→C改为A→D→C,C→A改为C→D→A,即如右图所示： 6.2.2 电平异步时序逻辑电路的分析 　　(1)根据逻辑电路图写出输出函数和激励函数表达式； 　　(2)作出流程表； 　　(3)作出总态图或时间图； 　　(4)说明电路逻辑功能 。 一、 一般步骤 　 二、举例 例 分析下图所示电平异步时序逻辑电路。 　　解 该电路有两个外部输入x1、x2；两条反馈回路，对应的激励状态为Y1、Y2,二次状态为y1、y2；一个外部输出Z。输出仅仅是状态的函数，属于Moore模型。 (1) 写出输出函数和激励函数表达式 根据逻辑电路图可写出输出函数和激励函数表达式如下。 (2)作出流程表