第十章工艺集成解析.ppt

Dai Xianying * 集成电路制造技术第十章 工艺集成 西安电子科技大学 微电子学院 戴显英 2013年9月 * COMS集成电路：典型的双阱CMOS工艺制造的一部分 双极集成电路：标准埋层双极集成电路工艺制造的一部分 集成工艺：外延、氧化、扩散、离子注入、气相淀积、光刻腐蚀以及金属化等工艺 CMOS与双极集成电路 * 10、 工艺集成 运用各类工艺技术形成电路结构的制造过程，称为集成电路的工艺集成。 集成电路的生产过程实际上是顺次运用不同的工艺技术，最终在硅片上实现所设计的图形和电学结构的过程。 * 10.1 集成电路中的隔离 10.1.1 MOS集成电路中的隔离 1．自隔离 由于MOSFET源、漏与衬底的导电类型不同，所以本身就是被PN结所隔离，即自隔离（self-isolated）。 * 2．寄生晶体管 MOS集成电路中的隔离主要是防止形成寄生的导电沟道，即防止场区的寄生场效应晶体管开启。 10.1.1 MOS集成电路中的隔离 * 3．防止寄生场效应晶体管开启的方法 提高寄生场效应晶体管的阈值电压，使其阈值电压高于集成电路的工作电压。 通常场区的阈值电压需要比集成电路的电源电压高3-4V，以使相互隔离的两个MOSFET的泄漏电流小于1pA。 10.1.1 MOS集成电路中的隔离 * 4．提高场效应晶体管的阈值电压的方法 1）、增加场区SiO2的厚度； （但是过厚的氧化层将产生过高的台阶，从而引起台阶覆盖的问题） 2）、增大氧化层下沟道的掺杂浓度，即形成沟道阻挡层。 10.1.1 MOS集成电路中的隔离 * 5．局部氧化工艺（LOCOS） 工艺步骤： 1）SiN淀积与光刻;2）局部热氧化(LOCOS）;3）去除SiN 优点： 1.可以减小表面的台阶高度； 2.一次光刻完成的。 10.1.1 MOS集成电路中的隔离 * 缺点： 1、鸟嘴侵蚀有源区； 2、不利于后序工艺中的平坦化； 3、杂质重新分布。 10.1.1 MOS集成电路中的隔离 5．局部氧化工艺（LOCOS） * 1）、多晶硅衬垫（缓冲）LOCOS （PBL） 在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶，这样减小了场氧生长时SiN薄膜的应力，也减小了鸟嘴。 6．对LOCOS隔离工艺的改进 鸟嘴更小的代价是：（1）工艺的复杂性增加；（2）腐蚀的难度增大 10.1.1 MOS集成电路中的隔离 * 在SiN层的顶部和侧部嵌入多晶或非晶薄膜，然后再生长场氧，同样能减小鸟嘴。此工艺可以延伸到0.18μm，但是由于场氧减薄的效应，无法继续向更深亚微米工艺延伸。 2）、多晶硅镶嵌（封盖）LOCOS（PELOX ） 10.1.1 MOS集成电路中的隔离 * 7、浅槽隔离（STI，Shallow Trench Isolation） 0.25μm以下工艺的标准器件隔离技术 优点：无鸟嘴、面积小、全平坦化 缺点：工艺复杂 10.1.1 MOS集成电路中的隔离 * 1、pn结隔离 10.1.2 双极集成电路中的隔离 标准埋层收集极双极IC工艺的隔离方法 优点：工艺简单 缺点：隔离区较宽，使IC的有效面积减少；隔离扩散引入了较大的收集区-衬底和收集区-基区电容，不利于集成电路速度的提高。 * 2、深槽隔离技术（DTI) 10.1.2 双极集成电路中的隔离 先进的隔离技术 工艺：与STI相同，在器件间刻出深度大于3μm的沟槽，采用二氧化硅或多晶硅回填，CMP使之平坦化。 优点：大大减少了器件面积和发射极-衬底间的寄生电容，可显著提高集成度和速度；可增大收集极之间的击穿电压 缺点：工艺复杂、成本较高。 * 10.2 CMOS集成电路的工艺集成 1）阱（well） ：硅衬底上形成的、掺杂类型与硅衬底相反的区域 。 2）阱工艺：n阱、p阱和双阱（twin-well） * 10.2 CMOS集成电路的工艺集成 2）阱工艺 ①p阱工艺：n-衬底，局部p+掺杂；早期的CMOS集成工艺。 优点：可实现CMOS的性能匹配；适于制备静态逻辑电路。 ② n阱工艺：p-衬底，局部n+掺杂； 优点：易获得高性能的nMOS；适于微处理器、DRAM等。 ③双阱工艺：在极轻掺杂的Si衬底上分别形成n阱和p阱； 现在的CMOS集成工艺。 * 3）、双阱工艺 双阱CMOS工艺在极轻掺杂的硅衬底上分别形成n阱和p阱。 双阱制备工艺往往是在同一次光刻中完成的。 10.2 CMOS集成电路的工艺集成 * 双阱CMOS IC工艺流程 2）、阱的制备：（a）、（b） 离子注入工艺 1）、硅片：一般采用轻掺杂