杭电计组实验5-存储器设计实验汇总.doc

杭州电子科技大学计算机学院 实验报告 实验项目： 课程名称：计算机组成原理与系统结构设计 姓名： 　　 学号： 同组姓名： 　　 学号： 　　 实验位置（机号）： 实验日期： 　　　　　　 指导教师： 实验内容（算法、程序、步骤和方法） 实验目的 掌握灵活应用Verilog HDL进行各种描述与建模的技巧和方法。 学习在ISE中设计生成M恶魔人员IP核的方法。 （3）学习存储器的结构及读写原理，掌握存储器的设计方法。 实验仪器 ISE工具软件 三、步骤、方法 （1）在ISE的工程目录里生成一个扩展名为Test_Mem.coe。该文件是用于Memory IP核的初始化文件。文件包括两行， memory_initialization_radix=16; memory_initialization_vector00632020,00010fffFFFF0000,0000FFFF99999999,aaaaaaaa,bbbbbbbb; 启动ISE工具软件，选择File-New Project,输入工程名shiyan5，默认选择后，点击Next按钮，确认工程信息后点击Finish按钮，创建一个完整的工程 在工程管理区的任意位置右击，选择New Source命令。弹出