数字电子钟的设计-read.doc

数字电子钟的设计 [实验目的]：1、巩固和加强“模拟电子技术”，“数字电子技术”课程的理论知识； 2、掌握电子电路一般的设计方法，并了解电子产品研制开发过程； 3、基本掌握电子电路安装和调试的方法； 4、培养独立分析问题和解决问题的能力以及创新能力和创新思维。 分析问题和解决问题的能力以及创新能力和创新思维。 [实验要求]：1、设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期； 2、当电路发生走时误差时，要求电路具有校时功能。3、要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。 [实验器材]:数字电路实验箱一个,面包板一块,74LS90 9片,74LS48 6片,74LS00 5片,CC4012 2片，4.7K和5.1K电阻各一个,大小电容各一个,若干导线 [实验原理]： 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 振荡器 振荡器的作用是产生时间标准信号。数字钟的精度就是主要取决于时间标准信 的频率和稳定度。所以，在实验中采用555定时器构成的多谐振荡器作为时间标准信号源。 计数器 根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。把它们适当连接旧可以构成秒、分、时的计数，实现计时功能。 译码和数码显示电路 译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。可被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰直观的数字符号。 校时电路 数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。 报时电路 当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动音响电路，要求每隔一秒音响电路鸣叫一次，每次叫声的时间持续1秒，10秒中内自动发出5声鸣叫，并且前4声低，最后一声高，正好报整点。 [ 原理图 ]：（分散于各模块） [实现方案]:分别用两片74LS90构成时计数器,分计数器和秒计数器.用3片74LS90构成分频器.用555定时器构造振荡器.用74LS48构造译码电路.用6个LED来实验时钟.用若干与非门构造校时电路和报时电路. [实验步骤]： 秒计数器的设计及安装（图1） 图1 秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。 秒计数器为60进制计数器。实现此模数的计数器是由两片中规模集成计数器74LS90构成。首先将两片74LS90设置成10进制加法计数器。将两片的74LS90的置数端s1和s0都接地，将“CP1” 接到Q0端，以Q3为位进位端，则构成了10进制加法计数器。再将其中一片（以下都称片1）74LS90计数器的进位输出端Q3接到另一片（以下都称片2）74LS90的进位输入端CP0，如此，两片计数器最大的即可实现100进制的计数器。接下来，利用74LS90的“反馈置零”的方法实现60进制。74LS90属于一步置数，所以计数器输出“2Q32Q22Q12Q0、1Q31Q21Q11Q0=0110、0000时,通过置数脉冲使计数器清零,也就是此时Q2,Q1发出置数脉冲松脂清零端R1,R0使计数器清零. 分计数器的设计及安装（图2） 图2 分计数器也是60进制计数器。同秒计数器一样是由两片中规模集成计数器74LS90构成。将两片74LS90按同秒计数器的方法接成10进制加法计数器，再按同秒计数器的方法接成可实现100进制的计数器。再用同秒计数器的方