- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2011级微电子工艺学试卷(A卷)参考答案
华中科技大学光学与电子信息学院
2013—2014学年第学期试卷 开卷
题号 一 二 三 四 总分 得分 一、 每小题2分,共20分
1、历史上著名叛逆 Traitorous Eight 是指1955年半导体公司 Fairchild Semiconductor 决定不再继续硅半导体研究的时候,年轻人忍无可忍,在诺依斯 N. Noyce 带领下,向公司递交辞职书,集体辞职来肖克利创建的肖克利半导体实验室的事件。 ×
2、一般金属的导电能力随温度上升稍有上升,变化不明显。但硅的导电能力随温度上升而下降,且变化非常明显。 ×
3、 √
4、在半导体的热扩散掺杂中,杂质掺杂主要由高温扩散方式完成,杂质原子通过气相源或掺杂过的氧化物扩散或淀积到硅晶片的表面,这些杂质浓度将从表面到体内单调上升,杂质分布主要是由高温与扩散时间来决定。 ×
5、 ×
6、在硅外延淀积中,硅的淀积往往是在高温下进行,以确保所有硅原子淀积时排列整齐,形成单晶层,该过程为质量输运控制过程。此时对温度控制要求高,但是对气流要求不高。而多晶硅薄膜生长是大多在低温进行,是表面反应控制,对温度要求控制精度不是很高。 ×
第1页 共4页
7、 ×
8、实现侧壁倾角不同的 √
9、2~3μm的深度,需要超过1050oC的高温及长达8h的扩散时间。这种工艺中,表面掺杂浓度最高,掺杂浓度随着深度递减。为了降低工艺温度和时间,可利用高能离子注入将离子直接注入到想要的深度而不需通过表面扩散。深度由离子注入的能量来决定,因此可用不同的注入能量来设计不同深度的阱。阱中的杂质浓度峰值位于硅衬底表面,因而被称为倒退阱。 ×
二、
1、 D
A. Gordon Moore B. Robert Noyce C. William Shockley D. Clair Kilby
2、。
A. 减少界面陷阱 B. 减少氧化层固定电荷C. 减少热载流子效应 D. 减少硅中的堆积层错
3、 小于0.25μm 工艺。硅的高温氧化与长氧化时间造成用于沟道阻断的注入离子 对n沟道 MOSFET而言,通常为硼 侵入有源区域并导致阈值电压VT偏移。因此,横向氧化会导致有源区域的面积减小。此外,在亚微米隔离间隔中,场氧化层的厚度明显小于生长在宽间隔中的场氧化层。 技术可以避免这些问题,且已成为隔离的主流技术。 A
A. 沟槽隔离 B. C. n+?p结埋层 D.
4、在n?p?n双极型晶体管的基本制作程序中,需要一道光刻工艺规定用于分离基区与发射区接触区域的氧化层区域。这会造成在隔离区域内有一大块不起作用的器件面积,不但会增加寄生电容,也会增加导致晶体管特性衰退的电阻。降低这些不利效应的最佳方法是使用。 A. 多晶硅填满沟槽 B. 非晶硅填满沟槽
C. 双多晶硅层 D. 自对准 self?aligned 结构
5、 C
A. 薄膜致密度提高 B. C. D.薄膜被污染可能性降低
6、Fick)第二定律求分析解,得到杂质的余误差函数分布和高斯函数分布。在进行扩散层的设计和估算时,通常可以根据对杂质表面浓度的要求不同,确定应该采用哪一种函数分布形式。 B
A. 当表面浓度为固溶度时为高斯分布,当表面浓度较低时为余误差分布 B. 当表面浓度为固溶度时为余误差分布,当表面浓度较低时为高斯分布 C. 当表面浓度为固溶度或表面浓度较低时,均为余误差分布 D. 当表面浓度为固溶度或表面浓度较低时,均为高斯分布
7、 D
A. 更深的聚焦深度 B. 更大的数值孔径
C. 更低的掩模板要求 D. 更高的分辨率
8、。
A. 外延硅 B. C. D.
9、 D
A. 籽晶承载应力 B. C. D.
10、 C
A. 晶格匹配 B. C. D. 、 每小题5分,共25分
1、简要描述N阱硅栅CMOS制备工艺流程。
答:a. b. 刻蚀阱区窗口;c. 离子注入形成n 阱; d. 缓冲用SiO2、Si3N4 淀积;e. 刻蚀有源区,场区硼离子注入;f. 场氧化;g. 除去Si3N4,栅氧化层生长;h. 多晶硅淀积;i. 刻NMOS管硅栅,砷离子自对准注入形成NMOS管;j. 刻PMOS管硅栅,硼离子自对准注入,形成PMOS管;k. 磷硅玻璃淀积;l. 磷硅玻璃回流,开接触孔,金属化,钝化
2、根据右边的相图说明,在集成电路芯片中形成铝壶连线时一般是将铝与硅共同蒸发,使铝中的硅含量到达固态溶解的要求,其目的是什么?你能否设计另一种实现此目的其他方法?
答:
另外也可以在铝与硅衬底中加入金属阻挡层如TiN。阻挡层必须满足以下的要求:①与硅形成的接触电阻要小;②不会与铝起反应;③淀积及形成方式必须与其他所有工艺相容。
3、为了把掩模版上的图形完美转移到光刻胶上,要求曝光系统具
文档评论(0)