数字逻辑A》教学进程表.docVIP

《 数字逻辑A》教学进程表 课程代码: CS04013 课程名称: 数字逻辑A 授课学期：2014-2015-春季学期 授课班级： 2013级软件工程01-04班 选用教材：数字逻辑设计（Digital Design Principles and Practices） 授课教师： 何海珍 授课时间，地点:2015年3月9日—2015年6月26日，[1-16周]星期二[1-2]节双，复临舍202教室，[1-16周]星期三[3-4]节，中楼306教室） 小班讨论时间：2015年3月9日—2015年6月26日， [1-16周]双周，星期二，7、8，9、10节，星期三，9、10节，星期五，9、10节 小班讨论地点：中楼104 答疑时间，地点：（示例：2015年3月9日—2015年7月7日，每周星期二，16：00--17：30，信息院楼217室） 序号 课程讲授 阅读内容 作业 讨论/考试（测验）/课程实验/项目实做 备注 1 1.数字系统，关于“数字设计”，模拟与数字，门电路，数字器件，数字设计的电子技术和软件技术 阅读教材1.1-1.5节 1.数字系统，关于“数字设计”，模拟与数字，门电路，数字器件，数字设计的电子技术和软件技术 课程中心网站可下载相关文件。第1周 2 2.集成电路，可编程逻辑器件，专用集成电路，印制电路板，数字设计层次，按位计数制，八进制和十六进制，常用按位计数制的转换 阅读教材1.6-1.11 第1章作业：P16：3，4，5 2.集成电路，可编程逻辑器件，专用集成电路，印制电路板，数字设计层次，按位计数制，八进制和十六进制，常用按位计数制的转换 第2周 3 讨论1：以前是模拟的现在是数字的系统 讨论2：补码、反码加减法强化 第2周 4 3.机器数、真值、原码、反码、补码 ，负数的表示，二进制补码的加法和减法，二进制反码的加法和减法 阅读教材：2.1-2.7 第2章作业：P51-52：4，6(a)、（f）、（j），11，12，13，51 第2周 5 4.葛莱码，字符编码，动作、条件和状态编码 阅读：2.8-2.14 第3周 6 5.海明距离，检错码和纠错码；真值表， 阅读2.15及课外读物：编码的艺术 第一次考试（测验） 成绩占总评成绩 %，*月*日公布。第4周 7 讨论3：编码的艺术及基本方法 讨论4：各种门电路的特性及效率 第4周 8 6. 逻辑信号与门电路，逻辑系列，CMOS逻辑，扇入，扇出，噪声容限 ，转换时间与传播速度，逻辑门不用的输入端的处理 阅读第三章 第4周 9 7．开关代数， 阅读：4.1 第4章作业：P160-163：6(a)，8(a)、(f)、(h)，9（a）、（d），14(c)、(f)，16，19(b)、(d)、(f) ，45，54，58（b）（d），59（a）、（c）、（e）、（f） 第5周 10 8.组合电路分析.组合电路综合 阅读：4.2-4.3 第6周 讨论5：开关代数强化训练 讨论6：组合电路分析 第6周 9.卡诺图，“积之和”，“和之积”，“无关最小项” 阅读：4.3 第6周 10.用卡诺图法化简逻辑函数，静态冒险，动态冒险，卡诺圈相切，消除冒险的基本方法。 阅读：4.4定时冒险 第7周 11.Quartus软件的基本操作，VHDL程序基本结构：实体，结构体，库，包 阅读第五章，VHDL硬件描述语言 第5章作业：实验课题规定的方案设计 第8周 讨论7：卡诺图化简方法讨论 讨论8：Quartus软件使用方法讨论 第8周 12.VHDL程序结构体的三种描述方式 完成书上的实例 第8周 期中考试 成绩占总评成绩 %， *月*日公布。 13.方框图，总线，“到圈”设计，定时图，传播延迟， 阅读6.1-6.5节 第6章作业：P364-370：19，20（c），21，28，52，95 第9周 实验一Quartus 软件的基本操作三态门，OC 门的设计与仿真 成绩占总评成绩 %，*月*日公布。 实验二3种不同方式的素数检测器的设计与仿真 14.译码器，逻辑符号，级联，编码器，优先编码器 第10周 讨论9：VHDL语言与C语言的比较 讨论10：编码器与译码器应用设计 第10周 15.三态器件，三态缓冲器，同线，冲突，多路复用器，多路分配器，异或门。 阅读：6.6-6.8 第10周 16．奇偶校验电路，比较器，加法器，减法器， 阅读：6.9-6.10 第11周 实验三 多路复用器 第11周 实验四 译码器、编码器 第11周 第2次测试 成绩占总评成绩 %， *月*日公