学士学位论文--基于fpga的异步fifo设计.docVIP

江苏科技大学 本 科 毕 业 设 计（论文） 学 院 专 业 学生姓名 班级学号 指导教师 二零壹叁年六月 江苏科技大学本科毕业论文 基于FPGA的异步FIFO设计 Asynchronous FIFO design based on FPGA 摘 要 在现代集成电路芯片中，随着设计规模的不断扩大，一个系统往往包含多个时钟，如何进行异步时钟间的数据传输成为了一个很重要的问题。异步FIFO（First In First Out）是一种先进先出电路，可以在两个不同的时钟系统间进行快速准确的数据传输，是解决异步时钟数据传输问题的简单有效的方案。异步FIFO在网络接口、数据采集和图像处理等方面得到了十分广泛的应用，由于国内对该方面研究起步较晚，国内的一些研究所和厂商开发的FIFO电路还远不能满足