基于VerilogHDL多功能代码转换电路的设计.docVIP

下载本文档

52
0
约1.14千字
约 6页
2016-11-08 发布于重庆
举报
版权申诉

基于VerilogHDL多功能代码转换电路的设计.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于VerilogHDL多功能代码转换电路的设计

大作业2----基于Verilog HDL多功能代码转换电路的设计 1、转换电路的功能表输入8421码输出余3码（当控制信号为00） 2421码（当控制信号为01）格雷BCD码（当控制信号为10） 0000 0011 0000 0000 0001 0100 0001 0001 0010 0101 0010 0011 0011 0110 0011 0010 0100 0111 0100 0110 0101 1000 1011 0111 0110 1001 1100 0101 0111 1010 1101 0100 1000 1011 1110 1100 1001 1100 1111 1000 2、Verilog HDL模块 module dzy(X,sel,Y); input [4:1] X; //输入的8421码 input [2:1] sel; //控制信号 output [4:1] Y; //输出的码 reg [4:1] Y; always @ (X or sel) case (sel) 2b00 : Y=X+4b0011; //转换成余3码 2b01 : //转换成余2421码 if(X4b0101) Y=X; else Y=X+4b0110; 2b10: //转换成格雷BCD码 case(X) 4b0000: Y=4b0000; 4b0001: Y=4b0001; 4b0010: Y=4b0011; 4b0011: Y=4b0010; 4b0100: Y=4b0110; 4b0101: Y=4b0111; 4b0110: Y=4b0101; 4b0111: Y=4b0100; 4b1000: Y=4b1100; 4b1001: Y=4b1000; endcase endcase endmodule 2、功能仿真 3、 RTL综合结果并生成逻辑符号 ’ 4、小结使用逻辑门设计电路，逻辑门可以组合使用实现复杂的逻辑运算，直观容易理解，但画图过程比较繁琐。使用Verilog HDL编写程序，比较严谨，逻辑思维较强。经过这次作业，我更加熟悉Quartus的环境，用起来也更为熟练，希望再接下来的几次作业里还能有收获。