存储器功能部件的设计与实现.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
存储器功能部件的设计与实现

存储器功能部件的设计与实现 一、实验目的 学习QuartusII软件的基本操作 理解存储器的基本原理和过程 设计出存储器功能部件并对设计的正确性进行验证 二、实验内容 设计出功能完善的存储器功能部件,并对设计的正确性进行验证。具体要求如下: 用图形方式设计出存储器功能部件的电路原理图 测试波形要用时序仿真实现,验证存储器的读、写操作 写、读操作至少要访问到4个不连续的存储单元,即先向4个以上不连续的存储单元中写入不同的数据,再依次读出 将设计文件封装成器件符号 存储器的数据宽度最好为16位 存储器扩展实验,具体如下: 用图形方式设计出存储器功能部件的电路原理图 用数据宽度为4或8,地址宽度为6的存储器,扩展成数据宽度为16,地址宽度为8的存储器 测试波形要用时序仿真实现,验证存储器的写、读操作,要访问到所有的存储器器件,即如果存储器的扩展设计用了8个存储器器件,就要用至少8个不同的数据,访问8个不同地址的存储单元,而这8个不同地址的存储单元,分别位于8个存储器器件中 将设计文件封装成器件符号 三、实验装置 安装有QuartusII软件的PC机1台。 四、实验原理 (1)存储器功能部件设计 利用参数化宏功能模块LPM_RAM_DQ设计16位存储器相对简单,只需要在存储模块定义LPM_RAM_DQ的参数数据位数LMP_WIDTH为16位、地址位数LMP_WIDTHAD为8即可定义成相应容量的存储器。 在该设计中需要说明的是,为了方便将设计的存储器模块用到总线系统中,所设计的模块要具有数据暂存和三态输出的功能,因此在存储器数据输入端需要添加数据暂存功能,在存储器数据输出端需要添加三态输出功能,即还要用到74213、74244芯片作为存储器的输入和输出。 (2)存储器扩展实验 存储器扩展实验要求在利用参数化宏功能模块LPM_RAM_DQ设计存储器时数据位数LMP_WIDTH设置为4或8、地址位数LMP_WIDTHAD为6,再利用这样设计的存储器模块进行字扩展(地址宽度扩展)和位扩展(数据宽度扩展),最终实现数据宽度为16、地址宽度为8的存储器。 五、设计 数据寄存器74273*2地址寄存器74273存储器 数据寄存器74273*2 地址寄存器74273 存储器 LPM_RAM_DQ 三态门 74244*2 RD WR WRE 六、实验结果 (1)原理图 数据暂存功能: 用1个74273作为8位地址的数据暂存器,用2个74273作为16位数据的数据暂存器。从总线上输入的数据首先存入这3个暂存器中,再通过写功能将数据写入存储器中相应地址。 三态输出功能: 用2个74244作为16位数据的三态输出。打开三态门,给出读信号和地址,从存储器中的相应地址里的数据读出打入总线。 存储器: 用一个LPM_RAM_DQ芯片。LPM_WIDTH设置为16,表示数据位数为16位,LPM_WIDTHAD设置为8,表示地址位数为8位。data[]端接2个74272组成的数据暂存器,address[]端接1个74274组成的地址暂存器,q[]端接2个74244组成的三态输出。 (2)波形仿真 写功能: 将clka打开,在a[]中输入8位地址,0012、0044、0013、00AA。 将clkd打开,在in[]中输入16位数据,对应上面的4个地址,1234、AB2C、3F4A、23DA。 将清零端设置为无效 将存储器的写使能WRE打开,写控制WR打开,读控制RD关闭,数据写入相应的地址。 读功能: 将clka打开,在a[]中输入8位地址,0012、0044、0013、00AA。 将存储器的写使能WRE关闭,写控制WR打开,读控制RD打开,且WR在RD之前,输出端out[]读出相应地址的数据。 (3)器件封装 七、实验总结 通过这次实验,我们更加了解了存储器的工作原理,以及存储器在写存储和读存储的过程。在连线过程中我也能够更加熟练地连接线,有了很大的收获。同时加强了对课本教材的理解,增加了动手实践能力,通过与队友的合作,更深刻的体会到了团队力量的重要性。另外在本次实验中,我们也学会了如何将复杂问题分解成多个简单模块,这样可以很大程度上简化整个设计以及实现上的难度。

文档评论(0)

haocen + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档