eda9X9乘法表课程设计教程.doc

燕山大学 课 程 设 计 说 明 书 题目： 9×9乘法表 学院（系）： 电气工程学院 年级专业： 08级应电4班 学 号： 0座机电话号码179 学生姓名： 丁会娟 指导教师： 吕宏诗 张强 教师职称： 实验师 燕山大学课程设计（论文）任务书 学 号 0座机电话号码179 学生姓名 丁会娟 专业（班级） 08级应电4班 设计题目 9×9乘法表 设 计 技 术 参 数 ●在数码管上显示乘数、被乘数和结果； ●分别用4个拨码开关设置乘数和被乘数； ●当设置的乘数和被乘数超过9时均按0处理输出。 设 计 要 求 ●在4个动态数码管上显示； ●用拨码开关设置乘数和被乘数。 工 作 量 ●学会使用Max+PlusII软件、Verilog HDL语言和实验箱； ●独立完成电路设计，编程下载、连接电路和调试； ●参加答辩并书写任务书。 工 作 计 划 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计； 学习Verilog HDL语言，用Verilog HDL进行程序设计 学习使用实验箱，继续电路设计； 完成电路设计； 编程下载、连接电路、调试和验收； 答辩并书写任务书。 参 考 资 料 《数字电子技术基础》.阎石主编.高等教育出版社. 《EDA课程设计A指导书》.郑兆兆等编. 指导教师签字 吕宏诗 张强 基层教学单位主任签字 金海龙 2011年 1月14 日 目 录 第1章 设计说明……………………………………………………………………………3 1.1 设计思路 ………………………………………………………………………… 3 1.2 模块介绍……………………………………………………………………………3 1.3 真值表 …………………………………………………………………………… 4 第2章 Verilog HDL设计源程序…………………………………………………………6 第3章 波形仿真图……………………………………………………………………… 14 第4章 管脚锁定及硬件连线…………………………………………………………… 16 4.1 管脚锁定……………………………………………………………………………16 4.2 硬件连线……………………………………………………………………………17 第5章 总结………………………………………………………………………………19 参考文献 ……………………………………………………………………………………19 第1章 设计说明 1.1设计思路 本次EDA课程设计的题目是九九乘法表，要求在4个动态数码管A,B,C,D上显示，A为被乘数，B为乘数，C和D分别为结果的十位和个位。 A和B分别接收由拨码开关输入的四位二进制数，由于直接相乘再取结果需二进制与BCD码的转换，内容繁琐，因此采用if语句中嵌套case语句将九九相乘的100种情况罗列出来，对变量C、D进行赋值，即外层if语句锁定被乘数，内层case语句锁定乘数，以使变量C、D获得乘积值。 动态数码管的显示需扫描程序，分别由ss0、ss1、ss2三个变量进行片选操作，本课程设计仅需四个动态数码管。故通过if语句令其循环操作只进行010、011、100、101四个阶段，即使用中间四个动态数码管。 在上述四个动态数码管的七位输入端分别输入被乘数、乘数和乘积的十位、个位。其输出值通过由case语句生成的编译程序产生。 最后，蜂鸣器的设计是提醒输入者输入错误，以便及时改正。 以上便是本课程设计的设计思路。 1.2模块介绍 本次课程设计的模块包括乘法计算模块，位选模块和数码管显示模块和蜂鸣器模块。 乘法计算模块分为九块：当A取值1到9时分别计算B作为变量的情况下C和D的输出值，并使A或B大于9时，输出C和D的值均为0。 位选模块：完成当扫描到位选端为010时，数码管A显示，011时数码管B显示，100时数码管C显示，101时数码管D显示的控制。 数码管显示模块：当位选完成后，由拨码开关设置的被乘数和乘数以及计算得到的结果在四个数码管A，B，C，D上分别显示出来，数码管分为七段，1表示该段亮，0表示该段灭。数码管可以显示0到9十个数字。 蜂鸣器模块：当输入不在乘法表的范围内时蜂鸣器响，改正后蜂鸣器停止响应。 1.3真值表 输入输出真值表如下： A3 A2 A1 A0 B3 B2 B1 B0 C3 C2 C1 C0 D3 D2 D1 D0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1. 1 0 0 0 0 0 0 1 1 0 0 0 1 0 1