ADC的采样保持电路的设计.docxVIP

集成电路设计与开发Design and Development of IC一种用于高速 ADC 的采样保持电路的设计林佳明 , 戴庆元 , 谢詹奇 , 倪丹(上海交通大学微纳科学技术研究院 , 上海 200030)摘要:设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构 , 并设计了一个增益达到 100 dB , 单位增益带宽为 1 GHz 的全差分增益自举跨 导运算放大器 (OTA) 。利用 TSMC 0125 μm CMOS 工艺 , 在 215 V 的电源电压下 , 它可以在 4 ns内稳定在最终值的 0105 %内。通过仿真优化 , 该采样保持电路可用于 10 位 , 100 MS/ s 的流水线ADC 中。关键词:采样保持电路;增益自举跨导运算放大器;流水线模数转换器中图分类号: TN432　　文献标识码: A　　文章编号: (2008) 0220179204Design of Sa mple Hold Circuit f or High Speed ADCLin J iaming ,Dai Qingyuan , Xie Zhanqi ,Ni Dan1( Research Institute of Micro/ Nano Science and Technology ,S hanghai Jiao Tong University , S hanghai 200030 ,China)Key2221 222 212222 222Abstract : A sample hold(S H) circuit for the front ended pipelined analog to digital converter (ADC)was presented.Capacitor flip around architecture was used in the S H circuit .A full differential gain boostedoperational trans conductance amplifier( OTA) was also designed with 100 dB gain and 1 GHz unit gainbandwidth showed in the Bode plot measurements. The circuitsettles in less than 4 ns at the final value of0 05 % using theTSMC 0 25 μm CMOS process at2 5 V.With optimization , theS H circuit can beadopted in 10 bit ,100 MS/ s pipelined ADC.words : sample hold circuit ;gain boosted OTA ; pipelined ADCEEACC : 1265H0 　引言近年来 , 随着数字信号处理技术的迅猛发展 ,数字信号处理技术广泛地应用于各个领域。因此对作为模拟和数字系统之间桥梁的模数转换器(ADC)的性能也提出了越来越高的要求。低电压高速 ADC 在许多的电子器件的应用中是一个关键部分。由于其他结构诸如两步快闪结构或内插式结构都很难在高输入频率下提供低谐波失真 , 因此流水线结构在高速低功耗的 ADC 应用中也成为一个比较常用的结构。作为流水线 ADC 前端的采样保持电路是整个系统的关键模块电路之一。设计一个性能优异的采样保持电路是避免采样歪斜 (timing skew) 最直接 的方法[ 1 ] 。本文基于 TSMC 0125μm CMOS 工艺 , 设计了一 个具有高增益、高带宽的 OTA , 并且利用该 OTA构造一个适用于 10 位 , 100 MS/ s 的流水线 ADC 的采样保持电路。文章讨论了适宜采用的跨导运算放February 2008大器的结构以及对其性能产生影响的因素和采样保持电路的结构 , 最后给出了仿真结果。1 OTA 的设计111 OTA 结构在 215 V 的电源电压下 , 虽然套筒式共源共栅 结构具有高速、高频、低功耗的特点[ 2 ], 但由于套筒式结构的输出摆幅低 , 不太适合低压下的设计。因此折叠式共源共栅的运放结构是一个较好的选 择 , 如图 1 (a) 所示。由于该 OTA 将用于闭环结构 , 为了减少输入端的寄生电容 , 采用了 NMOS 管作为输入管。本文采用如图 1 ( b) 所示的增益自举电路结 构。放弃使用四个单端输入2单端输出