ARINC659底板总线设计与仿真.docxVIP

研究与设计　　电 子 测 量 技 术第３７卷 第１２期年月ＥＬＥＣＴＲＯＮＩＣＭＥＡＳＵＲＥＭＥＮＴ ＴＥＣＨＮＯＬＯＧＹ　　　　２０１４１２　ＡＲＩＮＣ６５９底板总线设计与仿真吕 强 韩 警 侯旭洁（北京航空航天大学电子信息工程学院 北京 １００１９１）摘 要：阐述了与 ＡＲＩＮＣ６５９底板总线相关的设计问题，从理论上分析了与设计相关的分布电容 、枝节长度、传输线 型等因素对信号噪声容限、匹配电阻、上升时间、传播延时等的影响作用，得出可以通过减小分布电容来减小其对端接 电阻、总线信号完整性的影响。并采用ＧＴＬＰ器件作为底板总线的收发器，实际设计并通过 Ｈｙｐｅｒｌｙｎｘ仿真验证了上 述理论，同时也实际测量了底板非全负载时的信号波形，结果表明：将上述理论应用到 ＡＲＩＮＣ６５９底板总线设计中能 够实现总线上良好的信号完整性。关键词：ＡＲＩＮＣ６５９总线；分布电容；传输时间；ＧＴＬＰ器件；Ｈｙｐｅｒｌｙｎｘ仿真中图分类号：ＴＮ７１３　　文献标识码：Ａ　　国家标准学科分类代码：５１０．５０Ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｆｏｒ ＡＲＩＮＣ ６５９ｂａｃｋｐｌａｎｅＬｖ Ｑｉａｎｇ Ｈａｎ Ｊｉｎｇ Ｈｏｕ Ｘｕｊｉｅ（Ｓｃｈｏｏｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｂｅｉｈａｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｂｅｉｊｉｎｇ １００１９１，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｄｅｓｃｒｉｂｅｓ ｄｅｓｉｇｎ ｉｓｓｕｅｓ ｒｅｌｅｖａｎｔ ｔｏ ｔｈｅ ＡＲＩＮＣ ６５９ｂａｃｋｐｌａｎｅ．Ｓｔｕｄｙ ｈｏｗ ｔｈｅｓｅ ｆａｃｔｏｒｓ，ｓｕｃｈ ａｓ ｄｉｓｔｒｉｂｕｔｅｄ ｃａｐａｃｉｔａｎｃｅ，ｓｔｕｂ ｌｅｎｇｔｈｓ ａｎｄ ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ ｔｙｐｅｓ，ｉｎｆｌｕｅｎｃｅ ｔｅｒｍｉｎａｔｉｏｎ ｒｅｓｉｓｔｏｒ，ｎｏｉｓｅ ｍａｒｇｉｎ，ｒｉｓｅ ｔｉｍｅ ａｎｄ ｐｒｏｐａｇａｔｉｏｎ ｄｅｌａｙ ｉｎ ａｎ ａｃｔｕａｌ ｂａｃｋｐｌａｎｅ ａｐｐｌｉｃａｔｉｏｎ．Ｔｏ ｏｂｔａｉｎ ｂｅｔｔｅｒ ｓｉｇｎａｌ ｉｎｔｅｇｒｉｔｙ，ｍｉｎｉｍｉｚｉｎｇ ｔｈｅ ｄｉｓｔｒｉｂｕｔｅｄ ｃａｐａｃｉｔａｎｃｅ ｏｎ ｔｈｅ ｂａｃｋｐｌａｎｅ ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ ｉｓ ｄｅｓｉｒａｂｌｅ．Ｆｕｒｔｈｅｒｍｏｒｅ，ｕｓｉｎｇ ｔｈｅ ＧＴＬＰ ｄｅｖｉｃｅ ａｓ ｔｈｅ ｂａｃｋｐｌａｎｅ ｔｒａｎｓｃｅｉｖｅｒ，ｄｅｓｉｇｎ ａｎ ａｃｔｕａｌ ｍｕｌｔｉｐｏｉｎｔ ｓｙｓｔｅｍ ａｎｄ ｍａｋｅ ｓｏｍｅ ｓｉｍｕｌａｔｉｏｎ ｔｏ ｖｅｒｉｆｙ ｔｈｅ ａｎａｌｙｓｉｓ，ｍｅａｎｗｈｉｌｅ ｔｈｅ ａｃｔｕａｌ ｍｅａｓｕｒｅｍｅｎｔｓ ｏｆ ｌｉｇｈｔｌｙ ｌｏａｄｅｄ ｂａｃｋｐｌａｎｅ ａｒｅ ｓｈｏｗｅｄ ａｎｄ ｅｘｐｌａｉｎｅｄ．Ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ：ｔｈｅ ＡＲＩＮＣ６５９ｂａｃｋｐｌａｎｅ ｂａｓｅｄ ｏｎ ｔｈｅ ｄｅｓｉｇｎ ｃｏｎｓｉｄｅｒａｔｉｏｎｓ ｃａｎ ａｃｈｉｅｖｅ ｇｏｏｄ ｓｉｇｎａｌ ｉｎｔｅｇｒｉｔｙ ａｌｏｎｇ ｔｈｅ ｂｕｓ ｌｉｎｅ． Ｋｅｙｗｏｒｄｓ：ＡＲＩＮＣ ６５９；ｄｉｓｔｒｉｂｕｔｅｄ ｃａｐａｃｉｔａｎｃｅ；ｔｒａｎｓｍｉｓｓｉｏｎ ｔｉｍｅ；ＧＴＬＰ ｄｅｖｉｃｅ；Ｈｙｐｅｒｌｙｎｘ ｓｉｍｕｌａｔｉｏｎ１ 引　　言２ ＡＲＩＮＣ６５９总线及标准目前，大多数设备制造商已经通过共用底板总线结构 来传输大量的数据。一个系统中的底板总线提供了系统各 模块之间的物理和电气连接［１］。底板上的每个模块通过底 板总线与其他模块通信。底板总线由位于子板上的收发器 驱动，其基本模型是一种应用在点－多点传输方案中的数据 传输拓扑。长期以来，设计工程师面临着不断增加系统带宽的压 力，因而不得不在实现底板高性能，采用昂贵的高性能收发 器以提高频率，使用原有技术提高比特宽度等目标间做出 选择。本文解决了高性能底板总线设计中遇到的一些基本 问题。分析和仿真验证了分布电容效应对端接电阻和信号 传输时间的影响，同时对枝节及总线的直流损耗等影响进 行了论述。同时，以 ＧＴＬＰ器件作为底板总线的收发器， 提供了能够成功地设计高性能底板的设计指导方针。ＡＲＩＮＣ６５９总线是一种多重冗余 、时间触发 、高可 靠性、高容错性的底板总线［２］。它由２组总线（组 Ａ 和 组 Ｂ）组成，每组总线各有１ 条 “Ｘ”和 “Ｙ”总线。每组 总线由１条单独的时钟线和２ 条数据线组成，每组总 线１次只能传输２ 比特数据。因此，一个完整的总线 集合包括１２条总线。在每个 ＬＲＭ 中，每２ 条总线