通信原理实验指导书(简)06341new.docVIP

实验一 CPLD可编程数字信号发生器实验 一、实验目的 1．熟悉各种时钟信号的特点及波形； 2．熟悉各种数字信号的特点及波形。 二、实验仪器 1.RZ8621D实验箱1台 2.20M双踪示波器1台 三、实验电路的工作原理 （一）、CPLD可编程模块二电路的功能及电路组成 图1-1是CPLD可编程模块的电路图。 CPLD可编程模块（芯片位号：U101）用来产生实验系统所需要的各种时钟信号和数字信号。它由CPLD可编程器件ALTERA公司的EPM240(EPM7128或者是Xilinx公司的XC95108)、下载接口电路（J101）和一块晶振（JZ101）组成。晶振用来产生16.384MHz系统内的主时钟。本实验要求参加实验者了解这些信号的产生方法、工作原理以及测量方法，才可通过CPLD可编程器件的二次开发（本实验箱提供专门的开发模块）生成这些信号，理论联系实践，提高实际操作能力。 （二）、各种信号的功用及波形 1．12脚输入16.384MHz主时钟，方波。由晶振JZ101产生的16.384MHz时钟，经电阻R111，从12脚送入U101进行整形，然后分频、产生各种信号输出。 2．27脚，输出2.048MHz时钟，方波。 3．100脚，输出1.024MHz时钟，方波。 4．6脚，输出64KHz时钟，方波。 5．2脚