STC89C52片机8路抢答器论文.docVIP

工程设计报告 设计题目： 八位抢答器 学 院： 专 业： 班 级： 学 号： 姓 名： 日 期： 抢答器设计 第一章：绪论，主要介绍设计背景。 2 1.数字抢答器的概述 3 2. 设计要求及目的 3 第二章：硬件电路设计 3 1.89c52单片机..........................................................................................................................4 2.总体原理图 6 3.时钟频率电路的设计 6 4.复位电路的设计 7 5.显示电路的设计 8 6.键盘扫描电路的设计 8 7.发声 9 8.系统复位 10 三.系统软件设计 10 1.系统原理图 11 2.程序流程图 12 3.程序 12 第四章：焊接调试过程与问题分析 15 4.1 焊接 15 1.检测各元件 15 2.对PCB板进行排版及连线 16 3. 焊接 16 4.2调试 16 参考文献 17 第一章：绪论，主要介绍设计背景。 1.数字抢答器的概述 单片机把我们带入了智能化的电子领域，许多繁琐的系统若由单片机进行设计，便能收到电路更简单、功能更齐全的良好效果。若把经典的电子系统当作一个僵死的电子系统，那么智能化的现代电子系统则是一个具有“生命”的电子系统。而随着技术的进步，单片机与串口通信的结合更多地应用到各个电子系统中已成一种趋势。本设计就是基于单片机设计抢答系统，通过串口通信动态传输数据，使抢答系统有了更多更完善的功能。单片机系统的硬件结构给予了抢答系统“身躯”，而单片机的应用程序赋予了其新的“生命”，使其在传统的抢答器面前具有电路简单、成本低、运行可靠等特色。 （1）设计一个可供8人进行的抢答器。 （2）系统设置复位按钮，按动后，重新开始抢答。 （3）抢答器开始时选手抢答实行优先显示，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号，同时发出音响。，并且不出现其他抢答者的序号。 第二章：硬件电路设计 一.系统硬件设计 为使硬件电路设计尽可能合理，应注意以下几方面： (1) 尽可能采用功能强的芯片，以简化电路，功能强的芯片可以代替若干普通芯片，随着生产工艺的提高，新型芯片的的价格不断下降，并不一定比若干普通芯片价格的总和高。 (2) 留有设计余地。在设计硬件电路时，要考虑到将来修改扩展的方便。因为很少有一锤定音的电路设计，如果现在不留余地，将来可能要为一点小小的修改或扩展而被迫进行全面返工。 (3) 程序空间，选用片内程序空间足够大的单片机，本设计采用STC89C52单片机。 (4) I/O端口，在样机研制出来后进行现场试用时，往往会发现一些被忽视的问题，而这些问题不是靠单纯的软件措施来解决的。如有些新的信号需要采集，就必须增加输入检测端；有些物理量需要控制，就必须增加输出端。如果在硬件电路设计就预留出一些I/O端口，虽然当时空着没用，那么用的时候就派上用场了。 1.89c52单片机 89C52是INTEL公司MCS-51系列单片机中基本的产品，它采用ATMEL公司CMOS工艺技术制造的高性能8位单片机，属于标准的MCS-51的HCMOS产品。它结合了CMOS的高速和高密度技术及CMOS的低功耗特征，它基于标准的MCS-51单片机体系结构和指令系统。 · 标准MCS-51内核和指令系统 · 片内8kROM（可扩充64kB外部存储器） · 32个双向I/O口 · 256x8bit内部RAM（可扩充64kB外部存储器） · 3个16位可编程定时/计数器 · 时钟频率3.5-12/24/33MHz · 向上或向下定时计数器 · 改进型快速编程脉冲算法 · 6个中断源 · 5.0V工作电压 · 全双工串行通信口 · 布尔处理器 —帧错误侦测 · 4层优先级中断结构 —自动地址识别 · 兼容TTL和CMOS逻辑电平 · 空闲和掉电节省模式 · PDIP(40)和PLCC(44)封装形式 VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8个TTL门电流。当P0口的管脚第一次写“1”时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口