第4章组合逻辑电路范例.ppt

* * ab ab a=b A3 A2 A1 A0 B3 B2 B1 B0 AB AB A=B 74LS85 +5V F3 F2 F1 A B C D 0 1 1 0 例子的逻辑图 * * 练习：挑出等于和大于5的四位二进制数。 方案一 设：输入 B=0101 ~ 5 ;X=x3x2x1x0 。 x3 x2 x1 x0 “1” 输出F2 。 1 0 F2 G H * * 挑出等于和大于5的四位二进制数。 方案二 设：输入 B=0100 ~ 4 ;X=x3x2x1x0 。 x3 x2 x1 x0 F2 “1” 输出 F2 。 1 0 作业： 4-2, 4-5，4-7，4-9，4-12，4-14 4-17，4-21 本章结束 4.8 广义译码器概念 真值表是任何组合电路的设计必经的，且最基本的建模形式。 对于任何类型的组合电路的设计就归结为一个既定功能的广义译码器的设计，而一个针对广义译码器设计建模的关键是给出对应的真值表。 广义译码器的引入有利于在认识上将各类组合逻辑电路的设计简化成一张真值表的表达，同时使传统的数字技术概念和设计方法顺利地过渡到对现代自动设计技术的理解和把握，甚至包括对以后将要介绍的时序电路的结构、功能和设计的深入理解和高效设计奠定重要的基础。 4.9 可编程逻辑器件PLD 4.9.1 PLD概述 简单PLD的基