基于FPGA的高数据采集系统接口设计.docVIP

基于FPGA的高速数据采集系统接口设计引言 当前，越来越多的通信系统工作在很宽的频带上，对于保密和抗干扰有很高要求的某些无线通信更是如此，随着信号处理器件的处理速度越来越快，数据采样的速率也变得越来越高，在某些电子信息领域，要求处理的频带要尽可能的宽、动态范围要尽可能的大，以便得到更宽的频率搜索范围，获取更多的信息量。因此，通信系统对信号处理前端的A/D采样电路提出了更高的要求，即希望A/D转换速度快而采样精度高，以便满足系统处理的要求。 可编程门阵列FPGA的出现已经显著改变了数字系统的设计方式。应用可编程门阵列FPGA，可使数字系统设计具有高度的灵活性，因此FPGA的应用越来越广泛，而新一代FPGA--Virtex －PRO的出现使FPGA的功能更加强大，但随之而来的是要求提高数据的传输速率，过去人们总是关心如何提高处理器运行速度，而现在关心的是怎样才能更快地将数据从一个芯片传输到另一个芯片。可见，高速数据采集系统的输入输出接口设计就显得尤为重要。 1 高速采集系统介绍 数据采集系统原理框图如图1所示，输入的中频信号经A/D采样电路采样后，转换成LVDS信号送入FPGA中，或通过FPGA的端口RocketIO从高速接口输出，或通过FPGA的端口LVDS循环存储于高速缓存中，再由低速接口输出。其中，FPGA主要完成对外接口管理、高速缓存的控制和管理。时钟控制电路对