基于VHDL的数密码器的设计.docVIP

基于VHDL的密码设计】 本论文介绍一种利用?EDA技术?和VHDL?语言通过自顶向下的设计方法对密码进行设计，FPGA芯片EPF10K10LC84-4上实现。用FPGA 器件构造系统, 所有算法完全由硬件电路来实现, 使得系统的工作可靠性大为提高。由于FPGA 具有ISP （在系统可编程）功能, 当设计需要更改时, 只需更改FPGA 中的控制和接口电路, 利用EDA 工具将更新后的设计下载到FPGA 中即可, 无需更改外部电路的设计, 大大提高了设计的效率。因此, 采用FPGA 开发的数字系统, 不仅具有很高的工作可靠性, 其升级与改进也极其方便。本文设计的密码器采用6位密码, 比一般的四位密码锁具有更高的安全可靠性, 应用前景十分良好。 摘要 1 1 EDA技术概述 4 1.1 现代电子设计方法—EDA技术 4 1.1.1 EDA技术的发展历程 4 1.1.2 EDA技术的基本特征 4 1.1.3 EDA技术的发展趋势 5 1.2 硬件描述语言（VHDL）简介 5 1.2.1 VHDL的产生与发展 6 1.2.2 VHDL的基本特征 6 1.2.3 VHDL的设计流程 6 1.3 可编程逻辑器件（PLD）简介 7 1.3.1 PLD的发展历程 7 1.3.2 FPGA/CPLD简介 8 1.3.3用FPGA/CPLD进行开发的优点 8 2 数字密码器的VHDL设计 9 2.1