基于VHDL语言函数发生器的设计.docVIP

基于VHDL语言的函数发生器的设计 发布者：刘冬香 发布时间：2007-4-11 10:17:00 内容摘要 VHDL语言是一种用于数字系统的设计和测试的高级硬件描述语言，函数发生器的设计采用自顶向下的系统设计的方法，通过MAX+plusⅡ开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，采用模块化的设计，对功能的修改和增加，只要修改VHDL源程序，而不必更改硬件电路。实现数字系统硬件的软件化。 正文 文字大小：大 中小 基于VHDL语言的函数发生器的设计 刘冬香 摘 要： VHDL语言是一种用于数字系统的设计和测试的高级硬件描述语言，函数发生器的设计采用自顶向下的系统设计的方法，通过MAX+plusⅡ开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，采用模块化的设计，对功能的修改和增加，只要修改VHDL源程序，而不必更改硬件电路。实现数字系统硬件的软件化。 关键词： VHDL；函数发生器；层次设计；波形仿真； 1．引言 函数发生器可以用模电、数电、单片机等来实现，这里介绍的是由VHDL语言通过CPLD来实现。VHDL语言是随着集成电路系统化和高度集成化的发展而逐步发展起来的，是一种用于数字系统的设计和测试的硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下和基于库的设计的特点，因此设计者可以不必了解硬件结构。从系统