全加器的VHDL程序实现及仿真.docVIP

四选一选择器的VHDL程序实现及仿真 一、四选一选择器的基本功能描述 选择器常用于信号的切换，四选一选择器常用于信号的切换，四选一选择器可以用于4路信号的切换。四选一选择器有四个输入端input（0）~ input（3），两个信号选择端a和b及一个信号输出端y。当a、b输入不同的选择信号时，就可以使input（0）~ input（3）中某一个相应的输入信号与输出y端接通。例如，当a=b=“0”时，input（0）就与y接通。 四选一电路的逻辑功能真值表如下图所示： 二进制选择输入 数据输入 数据输出 a b input(0) input(1) Input(2) Input(3) Y 0 0 0 X X X 0 0 0 1 X X X 1 0 1 X 0 X X 0 0 1 X 1 X X 1 1 0 X X 0 X 0 1 0 X X 1 X 1 1 1 X X X 0 0 1 1 X X X 1 1 我们可以根据上面的逻辑真值表，设计四选一电路系统的VHDL源程序，并进行程序的编译和仿真。 二、编写VHDL源程序 下面为四选一选择器的VHDL源程序： 四选一选择器VHDL源程序如下： LIBRARY IEEE; ***库的调用*** USE IEEE.STD_LOGIC_1164.ALL; ***库的调用*** ENTITY mux4 IS ***实体定义*** PORT (input:IN STD_LOGIC_VECTOR(3 DOWNTO 0); ***输入管脚的定义*** a,b:IN STD_LOGIC; ***输入管脚的定义*** y:OUT STD_LOGIC ); ***输出管脚的定义*** END mux4; ARCHITECTURE rtl OF mux4 IS ***结构的定义*** SIGNAL sel:STD_LOGIC_VECTOR (1 DOWNTO 0); ***信号定义*** BEGIN sel=ba; PROCESS (input,sel) ***进程的定义*** BEGIN IF(sel=00) THEN y=input(0); ELSIF(sel=01) THEN y=input(1); ELSIF(sel=10) THEN y=input(2); ELSE y=input(3); END IF; END PROCESS; END rtl; 三、文本文件的编译及仿真全过程 在编辑器中输入并保存了以上四选一选择器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件，如*.cnf，*.rpt，*.snf，*.pof等。 具体编译过程如下： 1、输入完以上全加器的源程序后，进入File/Project子菜单，选择Name项，在工程名（Project name）对话框中输入mux4.vhd，按OK按钮；再在相同的子菜单中选择Set Project to Current File项； 2、进入MAX+plus Ⅱ菜单，在出现的子菜单中选择Compiler选项，将弹出编译对话框； 3、确定源程序的版本：点击主菜单Interfaces选项，在下级子菜单中选择VHDL Netlist Reader Settings项，弹出对应的对话框，在该对话框中选择所编VHDL源程序对应的版本号，按OK按钮； 4、完成以上步骤后，按编译对话框中的Start按钮，编译器即可启动。 第一次运行时弹出了错误对话框，后经调试发现是软件本身没有安装完全，导致库文件缺失。这个问题解决后，又安装了注册文件qiilicense.dat，最后经几次更改之后程序编译通过。 在源程序经修改后没有错误之后，编译就顺利通过了，显示编译成功对话框。这样整个编译过程就结束了。 为了验证所编VHDL程序的功能是否满足设计要求，下面对编译通过的程序进行仿真。仿真主要有三个步骤：生成仿真波形文件、仿真和定时分析。 1、生成仿真波形文件 设置当前工程文件名：本程序当前仿真的工程文件名为mux4.vhd； 进入MAX+plus Ⅱ菜单，在出现的子菜单中选择Waveform Editor