B第10章串行接口技术概要.ppt

DIN BIT P1.4 ；定义I/O口 SCLK BIT P1.7 CS5615 BIT P1.5 DataH EQU 30H DataL EQU 31H TLC5615: CLR SCLK ；准备操作TLC5615 CLR CS5615 ；选中TLC5615 MOV R7, #08H MOV A, DataH ；装入高8位数据 LOOPH: LCALL DELAY ；延时 RLC A ；最高位移向5615 MOV DIN, C SETB SCLK ；产生上升沿，移入一位数据 LCALL DELAY CLR SCLK DJNZ R7, LOOPH MOV R7, #08H MOV A, DataL ；装入低8位数据 LOOPL: LCALL DELAY ；延时 RLC A ；最高位移向5615 MOV DIN, C SETB SCLK ；产生上升沿，移入一位数据 LCALL DELAY CLR SCLK DJNZ R7, LOOPL SETB CS5615 ；结束5615的操作，同时将转换数据代码存入10位DA寄存器，启动新一轮的DA转换 RET 10.3.3 10.3.4 AD549 8位串行A/D的扩展 TLC549是以8位开关电容逐次逼近A/D转换器为基础而构造的CMOS A/D转换器。它能通过三态数据输出和模拟输入与微处理器或外围设备串行接口。TLC549仅用输入/输出时钟（CLK）和芯片选择（CS）输入作数据控制，其最高CLK输入频率为1.1MHz。 TLC549的内部提供了片内系统时钟，它通常工作在4MHz且不需要外部元件。片内系统时钟使内部器件的操作独立于串行输入输出的操作，这种独立性使得控制硬件和软件只需关心利用I/O时钟读出先前转换结果和启动转换。TLC549片内有采样保持电路，其转换速率可达40kHz。 TLC549的电源范围为＋3～＋6V，功耗小于15mW，总的不可调整误差为±0.5LSB，能理想地应用于包括电池供电地便携式仪表的低成本、高性能系统中。 10.3.4.1 器件引脚及等效输入电路 (a)引脚；(b)采样期间等效电路；(c)保持期间等效电路 图10.17 TLC549的器件引脚与等效输入电路 TLC549的管脚与TLC540 8位A/D转换器以及TLC1540 10位A/D转换器兼容，如图10.17a所示。其中，基准端（REF＋，REF－）为差分输入，可以将REF－接地，REF＋接Vcc端，但要加滤波电容。AIN为模拟信号输入端，大于REF＋电压时转换为全“1”，小于REF－电压时转换为全“0”。通常为保证器件工作良好，REF＋电压应高REF－电压至少1V。 TLC549在采样期间和保持期间的等效输入电路分别如图10.17b和图10.17c所示。对于采样方式，输入电阻约1kΩ，采样电容约60pF；对于保持方式，输入电阻约5MΩ。 10.3.4.2 TLC549的接口及应用 图10.18 TLC549典型的数据采集电路 TLC549与51单片机的接口电路，只要将TLC549的DO、CLK和51单片机的I/O口相接即可，图10.18给出了一种由TLC549和89C51构成的典型的数据采集电路。N1、R1、R2、C2组成一阶低通滤波器；C1、R3滤除直流；R4、R5将双极性的模拟输入信号变成0～＋5V适应TLC549的单极性要求。 利用前面第2节所给出的SPI的模拟子程序，编程如下。 SCK BIT P1.6 ；初始化时钟线 MISO BIT P1.5 ；初始化数据线 CLR PF0 ；初始时钟电平为0 CLR PF1 ；设定上升沿有效 MOV SS, ；初始化片选线 LCALL SPIR ；调用SPI总线的模拟读子程序 MOV Buff, A ；保存采样数据 10.3.4 10.3 器件型号为AT24CXX的结构和引脚如图10.3所示，其中： SCL：串行时钟端； SDA：串行数据端。 WP：写保护，当WP为高电平时存贮器只读；当WP为低电平时存贮器可读可写。 A0、A1、A2：片选或块选。 SDA：漏极开路端，需接上拉电阻到Vcc。数据的结构为×8位。信号为电平触发，而非边沿触发。输入端内接有滤波器，能有效抑制噪声。自动擦除(逻辑“1”)在每一个写周期内完成。 AT24CXX采用IIC规程，运用主/从双向通讯。器件发送数据到总线上，则定义为发送器 ，器件接收数据则定义为接收器。主器件(通常为微控制器)和