整理版集成电路题目.docVIP

一、填空 1、 CMOS 逻辑电路中 NMOS 管是增强型，PMOS 管是增强型； NMOS 管的体端接地 ，PMOS 管的体端接VDD 。 2、 CMOS 逻辑电路的功耗由 3 部分组成，分别是 动态功耗 、开关过程中的短路功耗和 静态功耗 ；增大器件的阈值 电压有利于减小短路功耗和静态 功耗。 3、饱和负载 NMOS 反相器的 3 个主要缺点是： 输出高电平有阈值损失 、 输出低电平不是 0，与比例因子 Kr 相关 、 输出低电平时有静态功耗 。 4、 三态输出电路的 3 种输出状态是： （ 高电平 ） ，（ 低电平 ）和（ 高阻态 ） 。 2、CMOS工艺可分为 p阱 、 n阱 、 双阱 三种。在CMOS工艺中，N阱里形成的晶体管是PMOS 3、通常情况下，在IC中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。 4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、② 非接触式 两种。 5、阈值电压VT是指 将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成 耗尽型 、 增强型 两种。降低VT的措施包括： 降低杂质浓度 、 增大Cox 两种。 1．写出传输门电路主要的三种类型和他们的缺点： （1）NMOS传输门，缺点：不能正确传输高电平 ； （2）PMOS传输门，缺点：不能正确传输低电平； （3）CMOS传输门，缺点：电路规模较大。 2、对于一般的动态逻辑电路，逻辑部分由输出低电平的 NMOS 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的 NMOS 二、简答题 1. 为什么的PMOS尺寸通常比NMOS的尺寸大？ 答：1）电子迁移率较大，是空穴迁移率的两倍，即μN=2μP。 2）根据逻辑阈值与晶体管尺寸的关系VM∝WP/WN，在VM较大的取值范围中，WP〉WN。 2. 什么是器件的亚阈值特性，对器件有什么影响？ 答：器件的亚阈值特性是指在分析MOSFET时，当VgsVth时MOS器件仍然有一个弱的反型层存在，漏源电流Id并非是无限小，而是与Vgs呈现指数关系，这种效应称作亚阈值效应。影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。 3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？ 答：短沟道效应是指：当MOS晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时，发生短沟道效应，栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，产生耗尽区电荷共享，并且随着沟道长度的减小，受栅控制的耗尽区电荷不断减少的现象。 影响： 由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。 4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。 答：对于PMOS晶体管，通常情况下衬底和源极都接最高电位，衬底偏压，此时不存在衬偏效应。而当PMOS中因各种应用使得源端电位达不到最高电位时，衬底偏压0，源与衬底的PN结反偏，耗尽层电荷增加，要维持原来的导电水平，必须使阈值电压（绝对值）提高，即产生衬偏效应。 影响：使得PMOS阈值电压向负方向变大，在同样的栅源电压和漏源电压下其漏源电流减小 5. 什么是沟道长度调制效应，对器件有什么影响？ 答：MOS晶体管存在速度饱和效应。器件工作时，当漏源电压增大时，实际的反型层沟道长度逐渐减小，即沟道长度是漏源电压的函数，这一效应称为“沟道长度调制效应”。 影响：当漏源电压增加时，速度饱和点在从漏端向源端移动，使得漏源电流随漏源电压增加而增加，即饱和区D和S之间电流源非理想。 6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？ 答：晶体管开通后，其漏源电流随着漏源电压而变化。当漏源电压很小时，随着漏源电压的值的增大，沟道内电场强度增加，电流随之增大，呈现非饱和特性；而当漏源电压超过一定值时，由于载流子速度饱和（短沟道）或者沟道夹断（长沟道），其漏源电流基本不随漏源电压发生变化，产生饱和特性。 7、CMOS逻辑电路的功耗来源，及各自成因？ 答：（1）动态功耗：负载电容充、放点所消耗的功耗。 （2）开关过程中的短路功耗：输入信号上升或下降过程中，直流导通电流引起的功耗。 （3）静态功耗：由泄漏电流导致的功耗。 8、什么叫上拉，下拉开关？ 答：在C