　PCB设计.docVIP

下载本文档

17
0
约 46页
2016-11-25 发布于四川
举报
版权申诉

　PCB设计.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

　PCB设计

PAGE PAGE 43 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc327433564 DDR的PCB设计 PAGEREF _Toc327433564 \h I HYPERLINK \l _Toc327433565 The PCB design of DDR PAGEREF _Toc327433565 \h II HYPERLINK \l _Toc327433566 第1章绪论 PAGEREF _Toc327433566 \h 1 HYPERLINK \l _Toc327433567 1.1 DDR的叙述 PAGEREF _Toc327433567 \h 1 HYPERLINK \l _Toc327433568 1.2 DDR-DDR与SDRAM的区别 PAGEREF _Toc327433568 \h 1 HYPERLINK \l _Toc327433569 1.3 DDR存储器电气特性验证 PAGEREF _Toc327433569 \h 4 HYPERLINK \l _Toc327433570 第2章噪声来源及分析 PAGEREF _Toc327433570 \h 8 HYPERLINK \l _Toc327433571 2.1 反射噪声分析和端接技术 PAGEREF _Toc327433571 \h 8 HYPERLINK \l _Toc327433572 2.1.1 反射形成原因 PAGEREF _Toc327433572 \h 8 HYPERLINK \l _Toc327433573 2.1.2 主抗匹配与端接方案 PAGEREF _Toc327433573 \h 9 HYPERLINK \l _Toc327433574 2.1.3 端接方案的仿真结果 PAGEREF _Toc327433574 \h 12 HYPERLINK \l _Toc327433575 2.2串扰噪声分析 PAGEREF _Toc327433575 \h 13 HYPERLINK \l _Toc327433576 2.2.1 高速PCB板上的串扰分析模型 PAGEREF _Toc327433576 \h 13 HYPERLINK \l _Toc327433577 2.2.2 高速PCB板上的串扰仿真结果 PAGEREF _Toc327433577 \h 13 HYPERLINK \l _Toc327433578 2.2.3 减少高速PCB板上的串扰噪声的措施 PAGEREF _Toc327433578 \h 14 HYPERLINK \l _Toc327433579 第3章完整性分析 PAGEREF _Toc327433579 \h 16 HYPERLINK \l _Toc327433580 3.1电源完整性 PAGEREF _Toc327433580 \h 16 HYPERLINK \l _Toc327433581 3.2 时序分析 PAGEREF _Toc327433581 \h 17 HYPERLINK \l _Toc327433582 3.2.1公共时钟同步的时序分析 PAGEREF _Toc327433582 \h 17 HYPERLINK \l _Toc327433583 3.2.2 源同步的时序分析 PAGEREF _Toc327433583 \h 22 HYPERLINK \l _Toc327433584 3.3 案例 PAGEREF _Toc327433584 \h 24 HYPERLINK \l _Toc327433585 第4章布局与布线 PAGEREF _Toc327433585 \h 29 HYPERLINK \l _Toc327433586 4.1 PCB的叠层（stackup）和阻抗 PAGEREF _Toc327433586 \h 29 HYPERLINK \l _Toc327433587 4.2 互联通路拓扑 PAGEREF _Toc327433587 \h 30 HYPERLINK \l _Toc327433588 4.3 SDRAM的布局布线 PAGEREF _Toc327433588 \h 32 HYPERLINK \l _Toc327433589 4.4 DDR的布局布线 PAGEREF _Toc327433589 \h 33 HYPERLINK \l _Toc327433590 4.4.1 布局时应注意 PAGEREF _Toc327433590 \h 35 HYPERLINK \l _Toc327433591 4.4.2布线