大规模数字逻辑课程设计-交通灯设计.docVIP

大规模数字逻辑课程设计 题目:交通灯设计 学 号： xxx 姓 名： xxx 班 级： xxx 2011年12月4日 目录 1. 交通信号灯控制的实验要求与思路 3 1.1实验要求 3 1.2实验思路 3 2. 系统逻辑设计： 4 3.源程序代码 4 (1)分频器部分 4 （2）控制模块 5 4.实验步骤: 7 5. 实验原理图： 7 6.分配管脚 8 7.运行界面： 8 8.总结与体会 10 9.参考文献 10 交通信号灯控制的实验要求与思路 1.1实验要求 （1）在交通灯控制系统中,要求东、西、南、北都有绿灯、黄灯、红灯。当控制系统启动执行时，南北方向绿灯亮10s，过后由绿灯变为黄灯并亮5s，而同时在这15s内，东西方向为红灯并保持15s；当15s过后，南北方向由黄灯变为红灯并亮15s，东西方向绿灯先亮10s，然后换为黄灯亮5s;按照这个控制步骤就可以实现系统的单次循环，重复以上四个状态就可以实现交通灯控制系统的循环运作。 （2）南北向的红灯、黄灯、绿灯分别对应开发板上的LED0,、LED1、LED2; 东西向的红灯、黄灯、绿灯分别对应开发板上的LED3、LED4、LED5; 时间分配表 状态0 状态1 状态2 状态3 南北 绿（10秒） 黄（5秒） 红（10秒） 红（5秒） 东西 红（10秒） 红（5秒） 绿（10秒） 黄（5秒） 1.2实验思路 由上图的时间分配可以列出其状态列表 状态 南、北向灯 东、西向灯 绿灯 黄灯 红灯 绿灯 黄灯 红灯 S0 1 0 0 0 0 1 S1 0 1 0 0 0 1 S2 0 0 1 1 0 0 S3 0 0 1 0 1 0 根据设计要求，系统状态转换图如图所示。 状态转换图 系统逻辑设计： 根据以上的设计要求，运用模块化的设计思路，我们在Quartus II8.0 软件系统中设计了交通灯控制模块、分频器模块，并通过各个模块程序之间的端口合理连接和协调，成功设计出交通信号灯控制电路，得到逻辑结构原理图，即为整个交通信号灯控制电路的逻辑结构。使用VerilogHDL语言设计相应的模块。 3.源程序代码 (1)// 分频器部分 ，获得便于试验观察的时钟信号 module clk_div(clk_out,clk_in); input clk_in; output clk_out; reg clk_out; reg[25:0] counter; //50_000_000=1011_1110_1011_1100_0010_0000_00 parameter cnt=50_000_000; /// 50MHz is the sys clk,50_000_000=2FAF080 always @(posedge clk_in) begin counter=counter+1; if(counter==cnt/2-1) begin clk_out=!clk_out; counter=0; end end endmodule （2）//控制模块： module traffic(clk,reset,red1,yellow1,green1,red2,yellow2,green2); input clk,reset; output red1,yellow1,green1,red2,yellow2,green2; parameter st0=0,st1=1,st2=2,st3=3; reg[4:0] state,nxstate; reg red1,yellow1,green1,red2,yellow2,green2; always @(posedge clk or posedge reset) begin if(reset) state=st0; else state=nxstate; end always @(state) case(state) st0:begin//S0:南北绿(10秒),东西 红(10秒) red1=1b0; green1=1b1; yellow1=1b0;