2-2ppt.pptVIP

§2-5 应用实例 用门电路设计组合逻辑电路的步骤： 一、由电路功能的文字描述导出真值表或表达式 二、表达式化简 三、由表达式得到逻辑电路 例2-6-1 编码器 例2-6-2 4线-2线优先编码器 例2-6-3 译码器 例2-6-4 多路开关 例2-6-5 8421BCD码到二进制码转换器 例2-6-6 2位加法器 例2-6-7 交通灯控制电路 时 间 REW GEW YEW RNS GNS YNS 0-26秒 0 1 0 1 0 0 27-31秒 0 0 1 1 0 0 32-58秒 1 0 0 0 1 0 59-63秒 1 0 0 0 0 1 逻辑函数的描述： 真值表：唯一的。 卡诺图：唯一的，用于逻辑函数化简。 表达式： 与或式（不唯一）、或与式（不唯一） 、最小项表达式（唯一） 、最大项表达式（唯一）。 逻辑图：与—或和与非—与非电路、或—与和或非—或非电路，与或非电路。 §2-6 小结 小结（续） 组合逻辑电路分析的步骤： 逻辑图→表达式→真值表→总结逻辑功能 组合逻辑电路分析的步骤： 文字描述→真值表、表达式→化简→逻辑图 * * * * * * * * * * * 2-4-1 真值表与卡诺图 n个自变量共有2n个取值组合，将2n个取值按自然二进制码的顺序自上而下的排列就构成了真值表，若将n个自变量任意分成两组，其中一组的自变量的取值组合自左向右沿水平方向排列，另一组的自变量的取值组合自上而下沿垂直方向排列，两组变量的取值组合分别按格雷码的顺序排列，共产生2n个小方格，每一个小方格对应真值表的一行，由此构成的方格图就是卡诺图。 第二章 组合逻辑函数 10 11 9 8 10 14 15 13 12 11 6 7 5 4 01 2 3 1 0 00 10 11 01 00 ab cd 20 21 23 22 18 19 17 16 10 28 29 31 30 26 27 25 24 11 12 13 15 14 10 11 9 8 01 4 5 7 6 2 3 1 0 00 100 101 111 110 010 011 001 000 ab cde 第二章 组合逻辑函数 1 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 z c b a 0 6 1 7 0 5 1 4 1 1 2 0 3 1 1 1 0 0 10 11 01 00 a bc 例： 由真值表到卡诺图 2-4-2 表达式与卡诺图 由最小项表达式到卡诺图 例 已知函数 =∑m(1,2,3,4,8,9,10,11，12), 试画出它的卡诺图。 1 0 0 1 1 1 0 1 10 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 1 01 1 0 0 1 1 0 0 1 00 100 101 111 110 010 011 001 000 uv wxy 积之和式与卡诺图 图中细线框称为卡诺圈（又称为K圈），一个卡诺圈对应一个与项，它包含了该与项所对应的全部最小项。 由最大项表达式到卡诺图 例：y(a,b,c,d,e)= 和之积式与卡诺图 和之积式与卡诺图 0 1 1 1 1 1 1 0 10 0 1 0 1 1 1 1 0 11 0 1 0 1 0 1 1 0 01 0 1 1 1 0 0 0 0 00 100 101 111 110 010 011 001 000 ab cde 2-4-3 卡诺图化简 用卡诺图化简逻辑函数的依据是，逻辑上相邻的最小项可以合并。所谓逻辑上相邻是指任何两个几何位置上相邻的最小项或两个处于对称位置上的最小项，在逻辑上也是相邻的。逻辑上相邻是指除了一个变量不同外，其它变量都相同的与项，逻辑上相邻的两个与项可以合并为一个与项，因此能达到化简的目的。 逻辑上相邻的最小项的合并原则如下： （1）含n个变量的两个逻辑上相邻的最小项，经合并后消去一个变量，形成一含n-1个变量的与项，合并后的与项由两个最小项中相同的部分构成。例如，图（a）中： （2）含n个变量的四个逻辑上相邻的最小项，经合并后消去两个变量，形成一含n-2个变量的与项，合并后的与项由四个最小项中相同的部分构成。例如，图（b）中 ： （3）含n个变量的八个逻辑上相邻的最小项，经合并后消去三个变量，形成一含n-3个变量的与项 。 结论 2k个逻辑上相邻的填1小方格的合并，可以消去k个变量，合并后成为一个含有（n-k）个变量的与项，该与项是由卡诺圈对应的那些没有变化的变量组成，变量取值为1时写原变量,取值为0时写反变量。 第二章 组合逻辑函数 1. 求最简的与或