计算机原理第五章存储器绪论.ppt

教材例题讲解 图5.33 全译码法8088与6264构成32KB存储空间 图5.34 部分译码法8088与6116构成8KB存储空间 图5.35 8088与ROM/RAM综合 图5.36 8088与ROM/RAM综合 8088存储系统的特点 用逻辑门做地址译码 教材例题讲解 图5.39 全译码法8086与6116构成8KB存储空间 图5.40 8086与ROM/RAM综合 8086存储系统的特点 作业1 根据如下要求，理解怎样利用3-8译码器进行地址译码。 假定是8位微处理器使用，地址总线为16位； 微处理器的存储器系统具有8K字节的静态存储器，地址空间为0000H~1FFFH，使用4KB存储器芯片，该存储器空间可以扩展至32KB； 微处理器具有2K EPROM监控程序，地址为F800H~FFFFH； 另外还要提供8个存储器映射输入/输出端口，每个端口又包含64个字节，地址为E000H~E1FFH。 地址表如下图所示。 上述系统的地址表 组合地址译码电路 作业2 设某微机系统使用INTEL8086 CPU，其数据总线为16位，地址总线为20位，控制总线有M/IO#、读信号RD#、写信号WR#、BHE#等均为低有效，请使用4片62128（16KB）作RAM，设计存储系统，要求存储地址分配在50000H－5FFFFH。 （1）画出存储器系统的结构框图； （2）分别用3-8译码器和门电路两种方法画出存储器片选地址译码图； （3）用文字简单解释原理。 * EPROM: read EPROM: program EEPROM 电可擦除/编程只读存储器E2PROM E2PROM的工作原理与EPROM类似，它是在EPROM基础上改进而形成一种新技术产品。 E2PROM的擦除不需要专用的擦除器，擦除和编程均可以在线完成。 E2PROM 以INTEL2816为例说明E2PROM的基本特点和应用方法。 2816的基本特点 2816是容量为2K×8bit的电擦除PROM，它的管脚排列与EPROM2716一致。 2816的存储时间为250ns, 可以按字节为单位进行擦除和编程，擦除和编程只用CE#、OE#两个信号来控制，一个字节的擦除时间为10ms，整片擦除时间也是10ms，擦除和编程均在线进行。 E2PROM: 2816 E2PROM: 2816 5.4 高速缓冲存储器（Cache） 目的：解决高速CPU与主存（DRAM）之间的速度不匹配问题，提高CPU访问主存、获取信息的效率。 方法：在CPU和主存之间增设一个容量不大，但操作速度很高的存储器--高速缓存。 技术：L1 Cache集成在处理器内部，时钟周期与CPU相同；L2 Cache 在处理器外部，由SRAM构成，时钟周期比CPU慢一半或更多。 命中率可达90%以上：90%以上的情况下，可以零等待访问高速缓冲器中的代码和数据。 Cache Cache 5.5 微型机系统的存储器体系结构 层次化总体结构：把各种不同速度、不同容量、不同存储技术的存储设备分为几层，通过硬件和管理软件组成一个既有足够大的存储空间，又能满足存取速度要求而且价格适中的整体。 内部寄存器组－Cache－内部存储器－辅助存储器 内存的分区结构－内存分为 基本内存：00000H～9FFFFH，640KB，DOS系统； 高端内存：A0000H～FFFFFH，384KB，系统ROM、缓冲区； 扩充内存：CPU直接寻址范围之外的物理存储器，通过扩充内存管理软件EMM来管理，将其映射到高端内存中； 扩展内存：1MB以上可直接访问的物理存储器； 16位微机系统的内存组织 8086有20根地址线，寻址1MB存储空间00000H～FFFFFH； 由两个512KB的存储器组成： 奇地址存储器（高字节存储器），与数据总线高8位相连； 偶地址存储器（低字节存储器），与数据总线低8位相连； 两个存储器均和地址线A19～A1连接； 16位 CPU 对存储器访问时，分为按字节访问和按字访问两种方式。按字节访问时，可只访问奇地址存储体，也可只访问偶地址存储体。 16位微机系统的内存组织 16位微机系统的内存组织 BHE#作为片选信号连接奇地址存储器，A0 则作为另一个片选信号连接偶地址存储器。 16位微机系统的内存组织 按字访问时，有对准状态和非对准状态。 在对准状态，1 个字的低 8 位在偶地址体中，高 8位在奇地址体中，这种状态下，当 A0 和BHE均为 0时，用 1个总线周期即可通过D15～ D0 完成 16位的字传输。 在非对准状态，1个字的低 8位在奇地址体中，高 8位在偶地址体中，此时，CPU 会自动用两个总线周期完成 16位的