基于CPLD的4位數字频率计的设计与实现.docVIP

TechnologyApplication 辽宁高职学报 第16卷第6期 Vol.16， No.6 技术应用 JOURNALOFLIAONINGHIGHERVOCATIONAL 基于CPLD的4位数字 频率计的设计与实现 周鹏，孟晋，孙荣庆 （抚顺职业技术学院，辽宁抚顺113122） 摘 要：随着电子设计自动化技术的不断提高，利用CPLD器件来实现各种数字系统，已经成为一种需要。为 了提高数字频率计的精度与可靠性，提出采用 Altera公司的EPM240T可编程逻辑器件对4位数字频 率计进行设计。该数字频率计包括基准时钟模块、计数控制模块及显示输出模块三大部分。在设计过 程中实现了硬件的系统与软件的功能，利用 modelsim软件对频率计的功能进行仿真，结果准确；同 时也对实际的外部信号进行了硬件系统测试，通过 LED数码管读取到了准确的频率数据。 关键词：数字频率计；CPLD；电子设计自动化 中图分类号：TP311.53 文献标识码：A 文章编号：1009—7600（2014）06—0081—03 ZHOUPeng，MENGJin， SUNRong-qing （FushunVocationalTechnologyInstitute，Fushun113122,China） Withthedevelopmentofelectronicdesignautomation,usingCPLDdevicestoachieveavarietyofdigital systemshasbecomeakindofneed.Inordertoimprovetheaccuracyandreliabilityofdigitalfrequencymeter,itputsforward theideaofusingAlterasCPLDforthedesignof4bitdigitalfrequencymeter.Thedigitalfrequencymetercomprisesa referenceclockmodule,countingandcontrollingmodule,displayandoutputmodule.Inthedesignprocess,thehardware systemandthesoftwarefunctionhasbeenrealized.Itusesmodelsimsoftwaretosimulatethefunctionoffrequencymeter,and theresultisaccurate;alsoexternalsignalhasbeentestedonthehardwaresystem,theaccuratedataoffrequencyfrom the LEDarealsoread. digitalfrequencymeter；CPLD；EDA 数字频率计是以数字电路为基础，能够对周期性变化 信号的频率进行测量的数字系统，其在电子应用、测量仪 计时间，提高了整个系统的可靠性 。因此，本文提出了 [4] 采用Altera公司型号为EPM240T100C5的CPLD器件对数 字频率计进行设计。 表、资源勘测等领域都有着极为广泛的应用 。以往的数 [1] 字频率计一般采用独立元件和小规模的集成电路 [2] ，通过 一、数字频率计的总体设计 简易的电路板搭建而成，在测量范围、测量精度及灵活性 上都有着很多的不足。随着电子设计自动化技术的发展和 1 设计原理与要求 数字频率计的原理是通过基准时钟，即在 1秒的单位 超大规模集成电路的出现 [3] ，尤其是CPLD器件的出现， 时间内对被测信号的脉冲数进行计数，所得到的脉冲个数 使得原有分散的数字系统都可以集成到一个独立的芯片内 部，大大简化了系统的设计，节约了开发成本，减少了设 就是被测信号的频率 [5] 。本文设计了一个4位数字频率计， 可测量的信号频率范围是1~9999，最终测试结果通过4 收稿日期：2014-01-20 作者简介：周鹏（1983—），男，辽宁抚顺人，讲师，硕士；孟晋（1983—），女，辽宁抚顺人，讲师，硕士；孙荣庆（1981—），男，辽宁大 石桥人，讲师。 2014年第6期 81 TechnologyApplication 第16卷第6期 技术应用 辽宁高职学报 Vol.16， No.6 位8段LED数码管将信号的频率显示出来。 测定。本文采用VerilogHDL硬件描述语言和QuartusII 工具软件来完成对频率计的设计输入、编译、综合和硬件 下载的工作。在编程过程中分别对秒脉冲产生电路、控制 计数器模块、显示数据寄存器、位码寄存器、段码寄存器 进行了VerilogHDL描述。下面给出各模块的部分程序。 2 数字频率计的总体结构