實验14VHDL译码器与编码器的设计与仿真.docVIP

实验十四 译码器与编码器的设计与仿真 一、实验内容 1．参照芯片74LS138的电路结构，在Quartus II中用逻辑图和VHDL语言设计3-8译码器； 2．参照芯片74LS148的电路结构，在Quartus II中用逻辑图和VHDL语言设计8-3优先编码器。 二、实验要求 8-3编码器、3-8译码器的逻辑表达式； 8-3编码器、3-8译码器的逻辑图； 用VHDL语言设计8-3编码器、3-8译码器。 三、电路功能介绍 1．74148：8-3优先编码器（8 to 3 Priority Encoder） 用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有 大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识 别的ASCII码。译码器与编码器的功能正好相反。 逻辑框图 逻辑功能表 INPUTS OUTPUTS EN 0N 1N 2N 3N 4N 5N 6N 7N A2 A1 A EO GS 1 × × × × × × × × 1 1 1 1 1 0 × × × × × × × 0 0 0 0 0 1 0 × × × × × × 0 1 0 0 1 0 1 0 × × × × × 0 1 1 0 1 0 0 1 0 × × × × 0 1 1 1 0 1 1 0 1 0 × × × 0 1 1 1 1 1 0 0 0 1 0 × × 0 1 1 1 1 1 1 0 1 0 1 0 × 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 逻辑表达式和逻辑图：由你来完成。 2．74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器 用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。 显示 器中的像素点受到译码器的输出控制。 逻辑框图：用逻辑符号（Symbol）来解释该电路输入与输出信号之间的逻辑关系，既省事又直 观 如下图所示。 逻辑功能表：用真值表来定量描述该电路的逻辑功能。这个表是设计3-8译码器的关键；74138的逻 辑功能表如下： INPUT OUTPUT Select Enable C B A G1 ￣G HA ￣G 2B ￣Y￣7 ￣Y￣6 ￣￣Y￣5 ￣￣Y￣4 ￣Y￣3 ￣Y￣2 ￣Y￣1 ￣Y￣0 × × × × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 × 1 1 0 × × 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 注：使能端G1是高电平有效； 使能端G2是低电平有效，G2 = G2A AND G2B。