實验6序列检测器的设计.docVIP

实验6 序列检测器的设计 一、实验目的 掌握序列检测器的工作原理 学习利用用状态机进行简单的数字系统设计，掌握一般状态机的VHDL描述。 二、实验原理 1、序列检测器的基本工作原理 序列检测器用于检测一组或多组由二进制码组成的脉冲序列信号，在数字通信中有着广泛的应用。当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。 2、 状态机的基本设计思想 图6.1 序列检测器逻辑符号图在状态连续变化的数字系统设计中，采用状态机的设计思想有利于提高设计效率，增加程序的可读性，减少错误的发生几率。同时，状态机的设计方法也是数字系统中一种最常用的设计方法。一般来说，标准状态机可以分为摩尔（Moore 图6.1 序列检测器 逻辑符号图 图6.2 序列检测器的状态转换图 (预置码为)0/00/01/01/00/01/00/1 图6.2 序列检测器的状态转换图 (预置码为) 0/0 0/0 1/0 1/0 0/0 1/0 0/1 0/0 0/0 0/0 0/0 1/0 0/0 1/0 S0 S1 S2 S4 S5 S6 S7 S3 0/0 1/0 三、实验内容 1、在QuartusII 环境下，编写8位序列检测器的VHDL源程序，文件名为“SERIAL _CHK.VHD”，并对其进行编译和仿真。（SERIAL _CHK.VHD的参考程序见本实验思考题后） 2、对设计的序列检测器进行锁定引脚、编程下载和硬件测试。 建议选用实验电路NO.8，用键7（PIO11）控制复位信号CLR；键6（PIO9）控制状态机工作时钟CLK；待检测串行序列输入DIN接PIO10（左移，最高位在前）；输出Y接PIO39~PIO36（显示于数码管6）。重新编译并下载后，使用键8和键6 输入待检测串行序列，若串行输入的8位二进制序列与预置序列相同，则数码管6上显示的字符应从原来的A变成B，表示序列检测正确，否则仍为A。 四、实验仪器及设备 PC机一台、GW48-CK实验系统一套、下载电缆一根、UT51数字万用表及DF4320双踪示波器各1个 五、实验报告 写出8位序列检测器的VHDL源程序，绘出仿真波形； 总结实验步骤和实验结果； 完成实验思考题； 归纳本次实验心得体会（从本次实验中获得了那些收益、本次实验中你的成功之处与有待改进的地方，下次怎样改进等）。 六、实验思考题 1、设计一个8位序列检测器，可用于检测8位二进制序列，试绘出该序列检测器的状态转换图并写出该状态机的VHDL语言描述？ 【参考程序】： 序列检测器VHDL源程序（文件名：SERIAL_CHK.VHD） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SERIAL_CHK IS PORT (DIN,CLK,CLR: IN STD_LOGIC; Y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END ENTITY SERIAL_CHK; ARCHITECTURE STATE_MACHINE OF SERIAL_CHK IS TYPE STATE_SPACE IS(S0,S1,S2,S3,S4,S5,S6,S7); SIGNAL SIGNAL D:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN D PROCESS(CLK,CLR,DIN) BEGIN IF CLR=1 THEN STATE=S0;Y=1010; ELSIF CLKEVENT AND CLK=1 THEN CASE WHEN S0= IF DIN=D(7) THEN STATE=S1;Y=1010; ELSE STATE=S0;Y=1010;END IF; WHEN S1= IF DIN=D(6) THEN STATE=S2;Y=1010; ELSE STATE=S1;Y=1010;END IF; WHEN S2= IF DIN=D(5) THEN STATE=S3;Y=1010; ELSE STATE=S1;Y=1010;END IF;