計算机组成的实验.docVIP

PAGE PAGE 8 、 `` OP]、 ]][、实验一 运算器──算术逻辑运算器实验 一 实验目的 (1) 掌握算术逻辑运算单元(ALU)的工作原理； (2) 熟悉简单运算器的数据传送通路； (3) 验证4位运算功能发生器功能(74181)的组合功能。 二 实验设备 TDN－CM＋＋计算机组成原理教学实验系统一台，排线若干。 三 实验原理 图1　运算器数据通路 实验中所用到的运算器数据通路如图1所示。其中运算器由两片74181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。 四 实验步骤 按图2连接实验线路，仔细查线无误后，接通电源。 用二进制数码开关向DR1和DR2寄存器置数。具体操作步骤如 ：: 寄存器DR1数据开关 寄存器DR1 数据开关 寄存器DR1 三态门 数据开关 ALU-B=1SW-B=0LDDR ALU-B=1 SW-B=0 LDDR1=1 LDDR2=0 T4= LDDR1=0LDDR2=1T4= LDDR1=0 LDDR2=1 T4= 校验DR1和DR2中存放的数据是否正确，具体操作为：关闭数据输入三态门(SW-B=1)，打开ALU输出三态门(ALU-B=0)，当置S3，S2，S1，S0，M为11111时，总线指示灯显示DR1中的数，而置成10101时，总线指示灯显示DR2中的数。 图2 实验接线图 图2 实验接线图 (3) 验证74181的算术运算和逻辑运算功能(采用正逻辑)。 在给定DR1=65，DR2 =A7的情况下，改变运算器的功能设置，观察运算器的输出，填入表1中，并和理论分析进行比较、验证。 表1 正逻辑74181运算功能验证结果 DR DR1 DR2 DR2 S3 S2 S1 S0 M=0(算术运算) M=1 (逻辑运算) Cn=1 无进位 Cn=0 有进位 65 A7 0 0 0 0 F=(65) F=(66) F=(9A) 65 A7 0 0 0 1 F=(E7) F=(E8) F=(18) 65 A7 0 0 1 0 F=(7D) F=(7E) F=(82) 0 0 1 1 F=( ) F=( ) F=( ) 0 1 0 0 F=( ) F=( ) F=( ) 0 1 0 1 F=( ) F=( ) F=( ) 0 1 1 0 F=( ) F=( ) F=( ) 0 1 1 1 F=( ) F=( ) F=( ) 1 0 0 0 F=( ) F=( ) F=( ) 1 0 0 1 F=( ) F=( ) F=( ) 1 0 1 0 F=( ) F=( ) F=( ) 1 0 1 1 F=( ) F=( ) F=( ) 1 1 0 0 F=( ) F=( ) F=( ) 1 1 0 1 F=( ) F=( ) F=( ) 1 1 1 0 F=( ) F=( ) F=( ) 1 1 1 1 F=( ) F=( ) F=( ) 实验二 运算器 ── 进位控制实验 一 实验目的 (1) 验证带进位控制的算术运算功能发生器的功能； (2) 按指定数据完成几种指定的算术运算。 二 实验设备 TDN－CM＋＋计算机组成原理教学实验系统一台，排线若干。 三