第6章脉冲波形的产生.pptVIP

* * * * * * * * * * * * * * * * * * * * 也可把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为 4TCP，脉宽为 1TCP。 4、确定逻辑功能 TCP 由状态图和时序图可知，此电路是一个异步四进制减法计数器，Z 是借位信号。 1 0 0 1 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 状态转换表的简化 由于[B，E]，而[B，D]，则[D，E]。 称它们为等价类。 相互等价状态的集合 将[B，D，E]称为最大等价类。 不被其它等价类所包含 Sn+1/Zn X S n 0 1 A B C D B/0 C/0 E/1 C/0 D/0 A/0 E/1 A/0 E E/1 C/0 F G/1 E/0 G F/1 E/0 简化 Sn+1/Zn X S n 0 1 A B B/0 A/0 B/1 A/0 F F/1 B/0 得[A，C]、[F，G]、[B，D，E]。 简化的实质： 寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简。 返 回 A F B 状态简化 2. 隐含表法简化 系统的比较方法 X1X2 Sn A 00 01 11 10 B C D E F G H D/0 D/0 F/0 A/0 C/1 D/0 E/1 F/0 C/1 D/0 E/1 A/0 D/0 B/0 A/0 F/0 C/1 F/0 E/1 A/0 D/0 D/0 A/0 F/0 G/0 G/0 A/0 A/0 B/1 D/0 E/1 A/0 S n+1/Zn 例子 A B C D E F G B C D E F G H 第一步 作隐含表 少尾 缺头 1）作隐含表 2）顺序比较 ? ? BD AF ? ? DG AF ? AF ? DF AF ? ? BC AF ? DF ? ? BC ? BD BG AF ? DG AF ? ? BC DF ? ? 状态不等价填“?”; 状态等价填“?”; 取决隐含条件的-- 将条件填在格中。 状态简化 第二步 关连比较 A B C D E F G B C D E F G H ? ? BD AF ? ? DG AF ? AF ? DF AF ? ? BC AF ? DF ? ? BC ? BD BG AF ? DG AF ? ? BC DF ? ? X1X2 Sn A 00 01 11 10 B C D E F G H D/0 D/0 F/0 A/0 C/1 D/0 E/1 F/0 C/1 D/0 E/1 A/0 D/0 B/0 A/0 F/0 C/1 F/0 E/1 A/0 D/0 D/0 A/0 F/0 G/0 G/0 A/0 A/0 B/1 D/0 E/1 A/0 S n+1/Zn 例子 继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“×”。 ? ? ? ? ? ? ? ? A B C D E F G B C D E F G H ? ? BD AF ? ? DG AF ? AF ? DF AF ? ? BC AF ? DF ? ? BC ? BD BG AF ? DG AF ? ? BC DF ? ? ? ? ? ? ? ? ? ? 状态简化 第三步 寻找最大等价类 未打“×”的方格，都代表一个等价状态对。 由此得到全部等价对：[A，F]、[B，H]、[B，C]、[C，H]。 全部最大等价类： [A，F]、[B，C，H]、 [D]、[E]、[G]。 第四步 状态合并，得最简状态表 S n+1/Zn X1X2 Sn A 00 01 11 10 B D E G D/0 D/0 A/0 A/0 C/1 D/0 E/1 A/0 D/0 B/0 A/0 A/0 B/1 A/0 E/1 A/0 G/0 G/0 A/0 A/0 用A表示 用B表示 构成等价类 [B、C、H] B. 状态化简的方法 对于复杂的原始状态表可用隐含表进行简 化。化简步骤可分为三步进行：顺序比较、关联比较、状态合并。 （1）顺序比较 为了使本步骤进行得更有规律性，在化简中采用隐含表形式。隐含表是一种直角三角形网格，两直角边格相同。图5.3.10是适合于5个状态(A、B、C、D、E)的隐含表，每直角边的格数为4，水平边的网格自左至右是A、B、C、D 顺序标准，垂直边的网格从上至下是B、C、 D、E顺序标准。对隐含表所有状态进行比较。 先由水平方向的A同垂直方向的B、C、D、E 一一进行比较，然后由水平向的B同垂直 的C、D、E一一进行比较，再由水平向的C