1. 计算机组成原理项目--运算器的设计.pptxVIP

计算机组成原理项目----运算器的设计华南师范大学计算机学院 吴继明老师Tel：156 262 15986E-mail：wujm1170@163.com一. 运算器的设计——无符号数的加法/减法一位二进制数全加器FA、全减器FS的设计：四位无符号二进制数并行加法器的设计：超前进位电路的设计：八位无符号二进制数并行加法器的设计：四位无符号二进制数并行减法器的设计：八位无符号二进制数并行减法器的设计：八位无符号二进制数并行加法/减法运算器的设计：1位二进制数全加器FA、全减器FS推导全加器FA：输入端口A，B，C_in；输出端口S，C_out全减器FS：输入端口A，B，B_in；输出端口S，B_out全减器真值表全加器真值表ABC_inSC_out0000000110010100110110010101011100111111ABB_inSB_out0000000111010110110110010101001100011111FA、FS、GP_circuit_4、Carry_ahead_4的设计1. 项目命名：器件名_姓名拼音的声母+学号后3位2. 文件命名：必须和项目名字完全一致3. 实体命名：必须和项目名字完全一致4. 器件端口命名：端口名器件名_姓名拼音的声母+学号后3位5. FA及端口命名：FA_wjm013，A_wjm013，B_wjm013，C_in_wjm013，S_out_wjm013，C_out_wjm0136. FS及端口命名：FS_wjm013，A_wjm013，B_wjm013，B_in_wjm013，S_out_wjm013，B_out_wjm0137. GP_circuit_4、carry_ahead_4的设计：同上项目创建中应用VHDL文件设计器件单击鼠标右键，选择insert---insert node or bus..在insert node or bus对话框中，单击node finder在node finder对话框中，对Filter选择pins：all，单击list把Nodes Found中显示的Node按一定顺序加入到Selected Nodes中。单击OK完成仿真文件创建在菜单Edit中分别设定End Time和Grid Time值设定波形文件中各个输入Node的值，验证器件逻辑功能是否正确。方法1：对Project Navitors-Files中*.vhd单击右键create symbol files for current file方法2：打开*.vhd文件，在菜单File-Create/Update中选择create symbol files for current file建立一个文件夹存放项目，文件夹命名要反映出器件名称信息在Quartus II中创建一个新项目，给项目取名字；项目创建好后，点击新建文件，选择Desgin Files---VHDL files包含需要使用的系统库文件：library ieee;use ieee.std_logic_1164.all;定义实体和结构体，保存文件：实体、文件名必须和项目名字完全一致编译：对结构体编码好后，点击编译文件在菜单processing中点击generate functional simulation netlist新建仿真文件：Verification/Debugging Files—Vector Waveform Files仿真设置：在菜单assignments中选择settings，进入simulator settings，对simulation mode选择functioanl功能仿真：分析数据，判断器件逻辑功能是否正确。创建器件符号：创建器件符号文件*.bsf，并添加到项目文件夹中。FA器件的设计——用VHDL Files设计library ieee;use ieee.std_logic_1164.all;entity FA_wjm013 isport(A_wjm013,B_wjm013,C_in_wjm013:in std_logic; S_out_wjm013,C_out_wjm013:out std_logic);end FA_wjm013;architecture one of FA_wjm013 isbeginS_out_wjm013=A_wjm013 xor B_wjm013 xor C_in_wjm013;C_out_wjm013=(A_wjm013 and B_wjm013)or((A_wjm013 or B_wjm013)and C_in_wjm013);end one;FS器件设计——用VHDL Files设计library ieee;use