第2章AT89S51单片机的硬件结构汇总.ppt

复位电路采用上电自动复位和按钮复位两种方式。 上电自动复位是给电容C 充电加给RST引脚一个短的高电平信号，此信号随着VCC对电容C 的充电过程而逐渐回落，即RST引脚上的高电平持续时间取决于电容C 充电时间。为保证系统可靠复位，RST引脚上的高电平必须维持足够长的时间。 对于CMOS型单片机，由于在RST引脚内部有一个下拉电阻，可将电阻R去掉，而将电容C选为10?F。 上电复位电路 除了上电复位外，有时还需要按键手动复位。 按键手动复位有电平和脉冲两种方式。 脉冲复位是利用RC 微分电路产生的正脉冲来实现的，阻容参数适于6MHz时钟。 按键电平复位电路 按键脉冲复位电路 能输出高、低两种电平的复位控制信号，以适应外围I/O接口芯片所要求的不同复位电平信号。74LS122为单稳电路，实验表明，电容C 的选择约为0.1?F较好。 两种实用的兼有上电复位与按键复位的电路 2.8 低功耗节电模式 两种低功耗节电工作模式：空闲模式（idle mode）和掉电保持模式（power down mode）。 掉电保持模式下，Vcc可由后备电源供电。 低功耗节电模式的内部控制电路 两种节电模式可通过PCON的位IDL和位PD的设置来实现。 PCON寄存器各位定义： SMOD：串行通信波特率选择。 ━ ：保留位。 GF1、GF0：通用标志位，两个标志位用户使用。 PD： 掉电保持模式控制位，PD=1，则进入掉电保持模式。 IDL：空闲模式控制位，若IDL=1，则进入空闲运行模式。 特殊功能寄存器PCON的格式 2.8.1 空闲模式 1. 空闲模式进入 将PCON中的IDL位置1，则将通往CPU的时钟信号关断，进入空闲模式。虽然振荡器运行，但CPU进入空闲状态。所有外围电路（中断系统、串行口和定时器）仍继续工作，SP、PC、PSW、A、P0～P3端口等所有其他寄存器、内部RAM和SFR中内容均保持进入空闲模式前状态。 2. 空闲模式退出 两种方法退出：响应中断和硬件复位方式。 空闲模式下，若任一个允许的中断请求被响应时，IDL位被片内硬件自动清0，退出空闲模式。当执行完中断服务程序返回时，将从设置空闲模式指令的下一条指令（断点处）继续执行程序。 使用硬件复位退出空闲模式时，在复位逻辑电路发挥控制作用前，有长达两个机器周期时间，单片机要从断点处（IDL位置1指令的下一条指令处）继续执行程序。这期间，片内硬件阻止CPU对片内RAM的访问，但不阻止对外部端口（或外部RAM）的访问。 为了避免在硬件复位退出空闲模式时出现对端口（或外部RAM）的不希望的写入，在进入空闲模式时，紧随IDL位置1指令后的不应是写端口（或外部RAM）的指令。 2.8.2 掉电运行模式 1. 掉电模式的进入 将PCON寄存器的PD位置1，进入掉电模式。在掉电模式下，进入时钟振荡器的信号被封锁，振荡器停止工作。 由于没有时钟信号，内部的所有功能部件均停止工作，但片内RAM和SFR的原来的内容都被保留，有关端口的输出状态值都保存在对应的特殊功能寄存器中。 2. 掉电模式的退出 两种方法：硬件复位和外部中断。 硬件复位时要重新初始化SFR，但不改变片内RAM的内容。 当Vcc恢复到正常工作水平时，只要硬件复位信号维持10ms，便可使单片机退出掉电运行模式。 2.8.3 掉电和空闲模式下的WDT 掉电模式下振荡器停止，意味着WDT也就停止计数。用户在掉电模式下不需操作WDT。 当用硬件复位退出掉电模式时，对WDT的操作与正常情况一样。 中断方式退出掉电模式时，应使中断输入保持足够长时间的低电平，以使振荡器达到稳定。 当中断变为高电平之后，该中断被执行，在中断服务程序中复位寄存器WDTRST。在外部中断引脚保持低电平时，为防止WDT溢出复位，在系统进入掉电模式前先对寄存器WDTRST复位。 在进入空闲模式前，应先设置AUXR中的WDIDLE位，以确认WDT是否继续计数。 当WDIDLE=0，空闲模式下的WDT保持继续计数。为防止复位单片机，用户可设计一定时器。该定时器使器件定时退出空闲模式，然后复位WDTRST，再重新进入空闲模式。 当WDIDLE=1，WDT在空闲模式下暂停计数，退出空闲模式后，方可恢复计数。 * * （1）保护断点。无论是子程序调用操作还是中断服务子程序调用，最终都要返回主程序。应预先把主程序的断点在堆栈中保护起来，为程序正确返回做准备。 （2）现场保护。执行子程序或中断服务子程序时，要用到一些寄存器单元，会破坏原有内容。要把有关寄存器单元的内容保存起来，送入堆栈，这就是所谓的“现场保护”。 两种操作： 数据压入（PUSH）堆栈，数据弹出（POP）堆栈。 数据压入堆栈，S