关于PLL核建立仿真总结.docxVIP

关于altera PLL核建立和仿真总结1、……\fre_div_ip\simulation\modelsim: gate_work, rtl_work, Verilog libraries:三个库文件文件夹2、tools\magwizard plugin manager\io\atlpll新建PLL IP核，并设置为自动添加到工程中3、project中包含的都是.V结尾的文件。各种库也是.V类型的文件。在进行PLL核的仿真过程中，需要添加altera_mf库进行功能仿真，添加altera_mf库，器件底层原语仿真库文件cycloneii_atoms.v进行时序仿真。因为PLL核代码中用到了altera_mf库中的函数。4、altera\11.1\quartus\eda\sim_lib是altera自带仿真库的路径5、在Quartus中调用modelsim进行仿真，会自动将modelsim的directory指向……\fre_div_ip\simulation\modelsim6、PLL核RTL视图：Areset高电平复位，低电平PLL输出；C0,c1,c2,c3,c4,c5都是PLL输出，可独立设置分频系数。7、关于IP核的仿真最好使用Modelsim-Altera，自带Altera_mf等仿真库，不用手动添加到工程当中。8、添加PLL核到工程当中的层次图：9、clk.vhd+c