微机应用k02.pptVIP

第2章 微处理器内部结构 制作 钱晓捷 第2章 微处理器内部结构 2.1 微处理器功能结构 2.1.1 微处理器基本结构 2.1.2 8086的功能结构 2.1.3 IA-32的功能结构 2.2 IA-32微处理器寄存器 2.2.1 整数寄存器 2.2.2 浮点及多媒体寄存器 2.3 微处理器存储器组织 2.3.1 IA-32工作方式 2.3.2 实方式的逻辑段 2.3.3 保护方式的段页管理 微处理器基本结构 算术逻辑单元ALU（Arithmetic Logic Unit） 运算器，主要是算术运算和逻辑运算 累加器（Accumulator）：最常使用的寄存器 标志（Flag）寄存器：反映运算结果的辅助信息 可编程寄存器 通用寄存器：数量较多，具有多种用途 专用寄存器：只用于特定目的 指令处理单元 控制器，执行指令实现其功能 指令执行过程：读取指令、指令译码和执行指令 微处理器基本结构 1.算逻单元 累加器结构的微处理器，一个操作数总是由被称为累加器的寄存器提供，而另一个操作数通过暂存器来提供。反映运算结果的辅助信息记录在标志寄存器中。 标志寄存器用于反映指令执行结果或控制指令执行形式。也叫程序状态字。 2.寄存器 透明的：不可编程； 可编程寄存器：有引用名称，分为通用和专用的。 3.指令处理单元 取指-译码-执行 2.1.2 8086的功能结构 1. 总线接口单元和执行单元 管理8086与系统总线的接口，负责微处理器对存储器和外设进行访问。8086所有对外操作必须通过BIU和这些总线进行。 执行单元负责指令译码、数据运算和指令执行。 8086指令地址由代码段寄存器CS和指令指针寄存器IP共同提供，再由地址加法器得到20位存储器地址。 取指-译码-执行，操作数来自寄存器、指令队列或存储器和外设。 2.1.2 8086的功能结构 2. 指令预取 BIU 和 EU两个单元相互独立，分别完成各自操作，可以并行操作。 指令预取，简单的流水线技术。 8086的功能结构 总线接口单元 指令队列、指令指针（IP）、段寄存器（CS/DS/SS/ES）、地址加法器和总线控制逻辑 管理与系统总线的接口，负责对存储器和外设访问 执行单元 ALU、通用寄存器、标志寄存器和控制电路 负责指令译码、数据运算和指令执行 指令预取 EU单元译码执行指令，同时BIU单元读取后续指令 最简单的指令流水线技术 2.1.3 IA-32的功能结构 1.80386的功能结构 6个功能部件：总线接口单元，指令预取单元，指令译码单元，执行单元，分段单元，分页单元，并行工作，对指令进行流水线处理。 总线接口单元：提供与外部接口，取指令或读写数据 指令预取单元：利用总线空闲时间预取指令，送入16个字节的指令预取队列。 指令译码单元：从预取队列取出指令，译成微代码，放入指令队列。 执行单元：执行指令。 存储管理单元：逻辑地址变成线性地址和物理地址，读写数据；进行存储保护。 80386的功能结构 总线接口单元 指令预取单元 指令译码单元 执行单元 分段单元 分页单元 2. Pentium的功能结构 通过体系结构的革新增强CPU的性能： （1）超标量流水线：2条指令流水线U和V； （2）分离Cache：指令和数据分开的2个8K Cache，更好地与Pentium的超标量流水配合，减少指令预取和操作数存取的存储器冲突； （3）动态分支预测：设置分支目标缓存器，存储转移指令的执行情况，并进行动态预测。 （4）高性能浮点处理单元：浮点指令的执行高度流水； （5）其它方面：常用指令固化，改进复杂指令微代码算法； （6）增大页面容量，适合图像处理等需要大量数据的应用程序； （7）采用节能技术。 Pentium的功能结构 超标量流水线 分离Cache 动态分支预测 性能增强的浮点处理单元FPU 其它 常用指令固化 改进复杂指令的微代码算法 节能特性 电源电压：3.3V 2.2 IA-32微处理器寄存器 2.2.1 整数寄存器 1.通用寄存器 8个32位通用寄存器 EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP 8个16位通用寄存器 AX，BX，CX，DX，SI，DI，BP，SP 8个8位通用寄存器 AH，AL，BH，BL，CH，CL，DH，DL 通用寄存器的命名 EAX：累加器（Accumulator） 用于算逻运算、与外设传送信息； EBX：基址寄存器（Base） 存放存储器地址，以方便指向数组中的元素； ECX：计数器（Counter） 循环操作等指令中的隐含计数器； EDX：数据寄存器（Data） 存放数据，低16位常存放外设端口地址； ESI：源变址寄存器（Source Index） EDI：目的变址寄存器（Destin